

第一章

嵌入式系统基础知识

嵌入式系统已成为当前较为热门的领域之一,受到了社会各方面的广泛 关注,越来越多的人开始学习嵌入式系统开发。本章将向读者介绍嵌入式系 统的基本知识。

本章主要内容:

- 嵌入式系统的概述:
- 嵌入式系统的组成;
- 嵌入式操作系统举例:
- 嵌入式系统开发概述。

1-1 嵌入式系统的概述

1.1.1 嵌入式系统简介

经过30多年的发展,嵌入式系统已经广泛地渗透到人们的学习、工作、生活中,可以看到,嵌入式系统已经应用到科学研究、工程设计、军事技术、各类产业、商业文化艺术、娱乐业以及人们的日常生活等方方面面。表1-1列举了嵌入式系统应用的部分领域。随着数字信息技术和网络技术的飞速发展,计算机、通信、消费电子的一体化趋势将日益明显,而这必将培育出一个庞大的嵌入式应用市场。嵌入式系统技术也成了当前关注、学习研究的热点之一。大家可能会问究竟什么是嵌入式系统呢?嵌入式系统本身是一个相对模糊的定义,不同的组织对其定义也略有不同,但大意是相同的。下面来介绍一下嵌入式系统的相关定义。

按照电气和电子工程师协会(IEEE)的定义,嵌入式系统是用来控制、监控或者辅助操作机器、装置、工厂等大规模系统的设备(devices used to control, monitor, or assist the operation of equipment, machinery or plants)。这个主要是根据嵌入式系统

的用途来进行定义的。

表 1-1

嵌入式系统应用领域举例

领 域	应用
消费电子	信息家电 智能玩具 通信设备 移动存储 视频监控



	工业控制	工控设备 智能仪表 汽车电子 电子农业
Ī	网 络	网络设备 电子商务 无线传感器
	医务医疗	医疗电子
	军事国防	军事电子
-	航空航天	各类飞行设备、卫星等

更具一般性的,也是在多数书籍资料中使用的嵌入式系统的定义:嵌入式系统 是指以应用为中心,以计算机技术为基础,软件、硬件可剪裁,适应应用系统对功 能、可靠性、成本、体积、功耗严格要求的专用计算机系统。

根据以上嵌入式系统的定义,可以看出,嵌入式系统是由硬件和软件相结合组成的具有特定功能、用于特定场合的独立系统。其硬件主要由嵌入式微处理器、外围硬件设备组成;其软件主要由底层系统软件和用户应用软件组成。

1.1.2 嵌入式系统的特点

(1) 专用,软、硬件可剪裁、可配置。

从嵌入式系统的定义可以看出,嵌入式系统是面向应用的,和通用系统最大的 区别在于嵌入式系统功能专一。根据这个特性,嵌入式系统的软、硬件可以根据需 要进行精心设计、量体裁衣、去除冗余,以实现低成本、高性能。也正因如此,嵌 入式系统采用的微处理器和外围设备种类繁多,系统不具通用性。

(2) 低功耗、高可靠性、高稳定性。

嵌入式系统大多用在特定的场合,要么是环境条件恶劣,要么要求其长时间连续运转,因此嵌入式系统应具有高可靠性、高稳定性、低功耗等性能。

(3) 软件代码短小精悍。

由于成本和应用场合的特殊性,嵌入式系统的硬件资源(如内存等)通常都比较少,因此对嵌入式系统的设计也提出了较高的要求。嵌入式系统的软件设计尤其要求高质量,要在有限资源上实现高可靠性、高性能的系统。虽然随着硬件技术的发展和成本的降低,在高端嵌入式产品上也开始采用嵌入式操作系统,但和 PC 资源比起来还是少得可怜,因此嵌入式系统的软件代码依然要在保证性能的情况下,占用尽量少的资源,保证产品的高性价比,使其具有更强的竞争力。

(4) 代码可固化。

为了提高系统的执行速度和可靠性,嵌入式系统中的软件一般都固化在存储器 芯片或单片机本身中,而不是存储于磁盘中。

(5) 实时性。

很多采用嵌入式系统的应用具有实时性要求,因此大多嵌入式系统采用实时性 系统。但需要注意的是嵌入式系统不等于实时系统。

(6) 交互性。

嵌入式系统不仅功能强大,而且使用灵活方便,一般不需要键盘、鼠标等。人 机交互以简单方便为主。

- (7) 嵌入式系统软件开发通常需要专门的开发工具和开发环境。
- (8) 要求开发、设计人员有较高的技能。

嵌入式系统是将先进的计算机技术、半导体技术和电子技术与各个行业的具体



应用相结合的产物。这一点就决定了它必然是一个技术密集、资金密集、高度分散、不断创新的知识集成系统,从事嵌入式系统开发的人才也必须是复合型人才。

1.1.3 嵌入式系统的发展

1. 嵌入式系统的发展阶段

在过去的30多年中,嵌入式系统主要经历了4个发展阶段。

第 1 阶段是以单芯片为核心的可编程控制器形式的嵌入式系统。这类系统大部分应用于一些专业性强的工业控制系统中,一般没有操作系统的支持,软件通过汇编语言编写。这一阶段系统的主要特点是系统结构和功能相对单一,处理效率较低,存储容量较小,几乎没有用户接口。由于这种嵌入式系统使用简单、价格低,因此以前在国内工业领域应用较为普遍,但是目前已经远不能满足高效的、需要大容量存储的现代工业控制和新兴信息家电等领域的需求。

第 2 阶段是以嵌入式 CPU 为基础、以简单操作系统为核心的嵌入式系统。其主要特点是: CPU 种类繁多,通用性比较弱; 系统开销小,效率高; 操作系统达到一定的兼容性和扩展性; 应用软件较专业化,用户界面不够友好。

第 3 阶段是以嵌入式操作系统为标志的嵌入式系统。其主要特点是:嵌入式操作系统能运行于各种不同类型的微处理器上,兼容性好;操作系统内核小、效率高,并且具有高度的模块化和扩展性;具备文件和目录管理、支持多任务、支持网络应用、具备图形窗口和用户界面;具有大量的应用程序接口 API,开发应用程序较简单:嵌入式应用软件丰富。

第 4 阶段是以 Internet 为标志的嵌入式系统。这是一个正在迅速发展的阶段。目前大多数嵌入式系统还孤立于 Internet 之外,但随着 Internet 的发展以及 Internet 技术与信息家电、工业控制技术结合的日益密切,嵌入式设备与 Internet 的结合将代表着嵌入式系统的未来。

2. 嵌入式系统的发展趋势

(1) 小型化、智能化、网络化、可视化。

随着技术水平的提高和人们生活的需要,嵌入式设备(尤其是消费类产品)正朝着小型化便携式和智能化的方向发展。如果携带笔记本电脑外出办事,肯定希望它轻薄小巧,甚至可能希望有一种更便携的设备来替代它,目前的上网本、MID(移动互联网设备)、便携投影仪等都是因类似的需求而出现的。对嵌入式系统而言,可以说是已经进入了嵌入式互联网时代(有线网、无线网、广域网、局域网的组合),而嵌入式设备和互联网的紧密结合,更为日常生活带来了极大的方便和无限的想象空间。随着嵌入式设备的功能越来越强大,未来冰箱、洗衣机等家用电器都将实现网上控制;异地通信、协同工作、无人操控场所、安全监控场所等的可视化也已经成为了现实,随着网络运载能力的提升,可视化程度将得到进一步完善。人工智能、模式识别技术也将在嵌入式系统中得到应用,这会使得嵌入式系统更具人性化、智能化。

(2) 多核技术的应用。



人们需要处理的信息越来越多,这就要求嵌入式设备的运算能力越来越强,因此需要设计出更强大的嵌入式处理器,多核技术处理器在嵌入式系统中的应用将更为普遍。

(3) 低功耗(节能)、绿色环保。

在嵌入式系统的硬件和软件设计中都在追求更低的功耗,以求嵌入式系统能获得更长的可靠工作时间。如手机的通话和待机时间、MP3 听音乐的时间等。同时,绿色环保型嵌入式产品将更受到人们的青睐,在嵌入式系统设计中也会更多地考虑辐射和静电等问题。

(4) 云计算、可重构、虚拟化等技术被进一步应用到嵌入式系统中。

简单地讲,云计算是将计算分布在大量的分布式计算机上,这样只需要一个终端,就可以通过网络服务来实现需要的计算任务,甚至是超级计算任务。云计算(Cloud Computing)是分布式处理(Distributed Computing)、并行处理(Parallel Computing)和网格计算(Grid Computing)的发展,或者说是这些计算机科学概念的商业实现。在未来几年里,云计算将得到进一步发展与应用。

可重构性是指在一个系统中,其硬件模块或(和)软件模块均能根据变化的数据流或控制流对系统结构和算法进行重新配置(或重新设置)。可重构系统最突出的优点就是能够根据不同的应用需求,改变自身的体系结构,以便与具体的应用需求相匹配。

虚拟化是指计算机软件在一个虚拟的平台上而不是真实的硬件上运行。虚拟化技术可以简化软件的重新配置过程,易于实现软件的标准化。其中 CPU 的虚拟化可以实现单 CPU 模拟多 CPU 并行运行,允许一个平台同时运行多个操作系统,并且都可以在相互独立的空间内运行而互不影响,从而提高工作效率和安全性。虚拟化技术是降低多内核处理器系统开发成本的关键,也是未来几年最值得期待和关注的关键技术之一。

各种技术的成熟与其在嵌入式系统中的应用,将不断为嵌入式系统增添新的魅力 和发展空间。

(5) 嵌入式软件开发平台化、标准化,系统可升级,代码可复用技术将更受重视。

嵌入式操作系统将进一步走向开放、开源、标准化、组件化。嵌入式软件开发平台化也将是今后的一个趋势,越来越多的嵌入式软硬件行业标准将出现,最终的目标是使嵌入式软件开发简单化,这也是一个必然规律。同时随着系统复杂性的提高,系统可升级和代码复用技术在嵌入式系统中将得到更多的应用。另外,因为嵌入式系统采用的微处理器种类多,不够标准,所以在嵌入式软件开发中将更多地使用跨平台的软件开发语言与工具,目前,Java语言正在被越来越多地使用到嵌入式软件开发中。

(6) 嵌入式系统软件将逐渐 PC 化。

需求的增加和网络技术的发展是嵌入式系统发展的一个源动力。移动互联网的发展,将进一步促进嵌入式系统软件 PC 化。如前所述,结合跨平台开发语言的广泛应用,未来嵌入式软件开发的概念将逐渐被淡化,也就是说嵌入式软件开发和非嵌入式



软件开发的区别将逐渐减小。

(7) 融合趋势。

嵌入式系统软硬件融合、产品功能融合、嵌入式设备和互联网的融合趋势加剧。 嵌入式系统设计中软硬件结合将更加紧密,软件将是其核心。消费类产品将在运算 能力和便携方面进一步融合。传感器网络的迅速发展,将极大地促进嵌入式技术和 互联网技术的融合。

(8) 安全性。

随着嵌入式技术和互联网技术相结合的发展,嵌入式系统的信息安全问题日益凸显,保证信息安全也成为了嵌入式系统开发的重点和难点。

1.2 嵌入式系统的组成

从前面的介绍可以知道,嵌入式系统总体上是由硬件和软件组成的,硬件是其基础,软件是其核心与灵魂。它们之间的关系如图 1-1 所示。

应用软件 嵌入式操作系统 硬件设备 嵌入式处理器 外围设备

图 1-1 嵌入式系统结构简图

1.2.1 嵌入式系统的硬件组成

嵌入式系统的硬件设备包括嵌入式处理器和外围设备。其中的嵌入式处理器(CPU)是嵌入式系统的核心部分,它与通用处理器最大的区别在于嵌入式处理器大多工作在为特定用户群专门设计的系统中,它将通用处理器中许多由板卡完成的任务集成到芯片内部,从而有利于嵌入式系统在设计时趋于小型化,同时使系统具有很高的效率和可靠性。如今,全世界嵌入式处理器已经超过1000多种,流行的体系结构有30多个系列,其中以ARM、PowerPC、MC68000、MIPS等的使用最为广泛。

外围设备是嵌入式系统中用于完成存储、通信、调试、显示等辅助功能的其他部件。目前常用的嵌入式外围设备按功能可以分为存储设备(如 RAM、SRAM、Flash等)、通信设备(如 RS-232 接口、SPI 接口、以太网接口等)和显示设备(如显示屏等)3类。





常见存储器 RAM、SRAM、SDRAM、ROM、EPROM、EEPROM、Flash 概念辨析存储器可以分为很多种类,其中根据掉电后数据是否丢失可以分为 RAM(随机存储器)和 ROM(只读存储器),其中 RAM 的访问速度比较快,但掉电后数据会丢失,而 ROM 掉电后数据不会丢失。人们通常所说的内存即指系统中的 RAM。

RAM 又可分为 SRAM (静态存储器)和 DRAM (动态存储器)。SRAM 是利用双稳态触发器来保存信息的,只要不掉电,信息是不会丢失的。DRAM 是利用 MOS (金属氧化物半导体)电容存储电荷来储存信息,必须通过不停地给电容充电来维持信息,因此 DRAM 的成本、集成度、功耗等明显优于 SRAM。

而通常人们所说的 SDRAM 是 DRAM 的一种,它是同步动态存储器,利用一个单一的系统时钟同步所有的地址数据和控制信号。使用 SDRAM 不但能提高系统表现,还能简化设计、提供高速的数据传输。在嵌入式系统中经常使用。

EPROM、EEPROM 都是 ROM 的一种,分别为可擦除可编程 ROM 和电可擦除 ROM,但使用不是很方便。

Flash 也是一种非易失性存储器(掉电不会丢失),它擦写方便,访问速度快,已大大取代了传统的 EPROM 的地位。由于它具有和 ROM 一样掉电后数据不会丢失的特性,因此很多人称其为 Flash ROM。

1.2.2 嵌入式系统的软件组成

在嵌入式系统不同的应用领域和不同的发展阶段,嵌入式系统的软件组成也不完全相同。其基本组成如图 1-2 所示。

如图 1-2 左侧所示,在某些特殊领域中,嵌入式系统软件没有使用通用计算机

系统那样的结构。嵌入式操作系统从嵌入式发展的第3阶段起开始引入。嵌入式操作系统不仅具有通用操作系统的一般功能,如向上提供对用户的接口(如图形界面、库函数 API等),向下提供与硬件设备交互的接口(硬件驱动程序等),管理复杂的系统资源,同时,它还在系统实时性、硬件依赖性、软件固化性以及应用专用性等方面,具有更加鲜明的特点。




图 1-2 嵌入式系统软件组成图

应用软件是针对特定应用领域,基于某一固定的硬件平台,用来达到用户预期目标的计算机软件。嵌入式系统自身的特点,决定了嵌入式应用软件不仅要求达到准确性、安全性和稳定性等方面的要求,而且还要尽可能地进行代码优化,以减少对系统资源的消耗,降低硬件成本。

1.3 嵌入式操作系统举例

嵌入式操作系统主要有商业版和开源版两大阵营,从长远看,嵌入式系统开源、 开发将是其发展趋势。



1.3.1 商业版嵌入式操作系统

下面简单地列举 VxWorks、Windows CE 两种商业版嵌入式操作系统。

1. VxWorks

VxWorks 操作系统是美国 WindRiver 公司于 1983 年设计开发的一种嵌入式实时操作系统 (RTOS),它是当前市场占有率最高的嵌入式实时操作系统。VxWorks 的实时性做得非常好,其系统本身的开销很小,进程调度、进程间通信、中断处理等系统公用程序精练而有效,使得它们造成的延迟很短。另外,VxWorks 提供的多任务机制,对任务的控制采用了优先级抢占 (Linux 2.6 内核也采用了优先级抢占的机制)和轮转调度机制,充分保证了可靠的实时性,并使同样的硬件配置能满足更强的实时性要求。另外,VxWorks 具有高度的可靠性,从而保证了用户工作环境的稳定。同时,VxWorks 还有很完备强大的集成开发环境,这也大大方便了用户的使用。

但是,由于 VxWorks 的开发和使用都需要交高额的专利费,因此大大增加了用户的开发成本。同时,由于 VxWorks 的源码不公开,造成它部分功能的更新(如网络功能模块)滞后。

2. Windows CE

Windows CE 是微软开发的一个开放的、可升级的 32 位嵌入式操作系统,是基于掌上型电脑类的电子设备操作系统。它是精简的 Windows 95。Windows CE 的图形用户界面相当出色,而且具有模块化、结构化和基于 Win32 应用程序接口以及与处理器无关等特点。它继承了传统的 Windows 图形界面,用户在 Windows CE 平台上不仅可以使用 Windows 95/98 上的编程工具(如 Visual Basic、Visual C++等),也可以使用同样的函数、同样的界面风格,使绝大多数 Windows 上的应用软件只需简单地修改和移植就可以在 Windows CE 平台上继续使用。但与 VxWorks相同,Windows CE 也是要收费的,但相对于 VxWorks 要经济很多。

1.3.2 开源版嵌入式操作系统

下面简单地介绍嵌入式 Linux 开源版嵌入式操作系统。

嵌入式 Linux (Embedded Linux) 是指对标准 Linux 经过小型化裁剪处理之后,能够固化在容量只有几 KB 或者几 MB 字节的存储器芯片或者单片机中,是适合于特定嵌入式应用场合的专用 Linux。在目前已经开发成功的嵌入式系统中,大约有一半使用的是 Linux,这与它自身的优良特性是分不开的。

嵌入式 Linux 同 Linux 一样,具有低成本、多种硬件平台支持、优异的性能和良好的网络支持等优点。另外,为了更好地适应嵌入式领域的开发,嵌入式 Linux 还在 Linux 基础上做了部分改进,如下所示。

(1) 改善了内核结构。

Linux 内核采用的是整体式结构(Monolithic),整个内核是一个单独的、非常大的程序,这样虽然能够使系统的各个部分直接沟通,提高系统响应速度,但与嵌入式系统存储容量小、资源有限的特点不相符合。因此,嵌入式系统经常采用的是另一种称为微内核(Microkernel)的体系结构,即内核本身只提供一些最基本的



操作系统功能,如任务调度、内存管理、中断处理等,而类似于文件系统和网络协议等附加功能则运行在用户空间中,并且可以根据实际需要进行取舍。这样就大大减小了内核的体积,便于维护和移植。

(2) 提高了系统实时性。

现有的 Linux 是一个通用的操作系统,虽然它也采用了许多技术来加快系统的运行和响应速度,但从本质上来说并不是一个嵌入式实时操作系统。因此,利用 Linux 作为底层操作系统,在其上层进行实时化改造,从而构建出一个具有实时处理能力的嵌入式系统,如 RT-Linux 已经成功地应用于航天飞机的空间数据采集、科学仪器测控和电影特技图像处理等各种领域。

嵌入式 Linux 同 Linux 一样,也有众多的版本,其中不同的版本分别针对不同的需要在内核等方面加入了特定的机制。嵌入式 Linux 的主要版本见表 1-2。

表 1-2

版 本

嵌入式 Linux 的主要版本

简单介绍

,,,,,	14 1 21 11			
μCLinux	开放源码的嵌入式 Linux 的典范之作。它主要针对目标处理器没有存储管理单元 MMU。其运行稳定,具有良好的移植性和优秀的网络功能,对各种文件系统有完备的支持,并提供标准丰富的 API			
RT-Linux	由美	美国墨西哥理工学院开发的嵌入式 Linux 实时操作系统		
Embedix	统服务	根据嵌入式应用系统的特点重新设计的 Linux 发行版本。它提供了超过 25 种的 Linux 系统服务,包括 Web 服务器等。此外还推出了 Embedix 的开发调试工具包、基于图形界面的浏览器等。Embedix 是一种较完整的嵌入式 Linux 解决方案		
续表				
版本		简 单 介 绍		
XLinux		采用了"超字元集"专利技术,使 Linux 内核不仅能与标准字符集相容,还涵盖了 12 个国家和地区的字符集。因此,XLinux 在推广 Linux 的国际应用方面有独特的优势		
PoketLinux		它可以提供跨操作系统并且构造统一的、标准化的和开放的信息通信基础结构,在 此结构上实现端到端方案的完整平台		
红旗嵌入式 Linux		由北京中科院红旗软件公司推出的嵌入式 Linux,它是国内做得较好的一款嵌入式操作系统。目前,中科院计算机研究所自行开发的开放源码的嵌入式操作系统——		

1.4 嵌入式系统开发概述

由嵌入式系统本身的特性所影响,嵌入式系统的开发与通用系统的开发有很大的区别。嵌入式系统的开发主要分为系统总体开发、嵌入式硬件开发和嵌入式软件 开发3大部分,其总体流程图如图1-3所示。






图 1-3 嵌入式系统开发流程图

在系统总体开发中,嵌入式系统与硬件依赖程序非常紧密,往往某些需求只能通过特定的硬件才能实现,因此需要进行处理器选型,以更好地满足产品的需求。另外,对于有些硬件和软件都可以实现的功能,就需要在成本和性能上做出选择。往往通过硬件实现会增加产品的成本,但能大大提高产品的性能和可靠性。


开发环境的选择对于嵌入式系统的开发也有很大的影响。这里的开发环境包括嵌入式操作系统的选择以及开发工具的选择等。本书在 1.3 节对各种不同的嵌入式操作系统进行了比较,读者可以以此为依据进行相关的选择。比如,对开发成本和进度限制较大的产品可以选择嵌入式 Linux, 对实时性要求非常高的产品可以选择 VxWorks 等。

嵌入式软件开发总体流程如图 1-3 中"软件设计实现"部分所示,它同通用计算机软件开发一样,分为需求分析、软件概要设计、软件详细设计、软件实现和软件测试。其中嵌入式软件需求分析与硬件的需求分析合二为一,故没有分开画出。

嵌入式软件开发的工具非常多,为了更好地帮助读者选择开发工具,下面首先 对嵌入式软件开发过程中所使用的工具做简单归纳。



嵌入式软件的开发工具根据不同的开发过程而划分,比如在需求分析阶段,可以选择 IBM 的 Rational Rose 等软件,而在程序开发阶段可以采用 CodeWarrior(下面要介绍的 ADS 的一个工具)等,在调试阶段所用的 Multi-ICE 等。同时,不同的嵌入式操作系统往往会有配套的开发工具,比如 VxWorks 有集成开发环境 Tornado,Windows CE 的集成开发环境 Windows CE Platform 等。此外,不同的处理器可能还有针对的开发工具,比如 ARM 的常用集成开发工具 ADS 等。在这里,大多数软件都有比较高的使用费用,但也可以大大加快产品的开发进度,用户可以根据需求自行选择。图 1-4 所示是嵌入式开发的不同阶段的常用软件。



嵌入式系统的软件开发与通用软件开发的区别主要在于软件实现部分,其中又可以分为编译和调试两部分,下面分别对这两部分进行讲解。

(1) 交叉编译。

嵌入式软件开发所采用的编译为交叉编译。所谓交叉编译就是在一个平台上生成可以在另一个平台上执行的代码。而交叉编译就如同翻译一样,把相同的程序代码翻译成不同的 CPU 对应语言,因此,不同的 CPU 需要有不同的编译器。要注意的是,编译器本身也是程序,也要在与之对应的某一个 CPU 平台上运行。嵌入式系统交叉编译环境如图 1-5 所示。

一般把进行交叉编译的主机称为宿主机,也就是普通的通用计算机,而把程序实际的运行环境称为目标机,也就是嵌入式系统环境。一般通用计算机拥有非常丰富的系统资源,使用方便的集成开发环境和调试工具等,而嵌入式系统的系统资源非常紧缺,没有相关的编译工具,因此,嵌入式系统的开发需要借助宿主机(通用计算机)来编译出目标机的可执行代码。

编译的过程包括编译、链接等几个阶段,因此,嵌入式的交叉编译也包括交叉编译、交叉链接等过程。通常 ARM 的交叉编译器为 arm-elf-gcc, 交叉链接器为 arm-elf-ld。交叉编译过程如图 1-6 所示。






图 1-6 嵌入式交叉编译过程

(2) 交叉调试。

嵌入式软件经过编译和链接后即进入调试阶段,调试是软件开发过程中必不可少的一个环节。嵌入式软件开发过程中的交叉调试与通用软件开发过程中的调试方式有很大的差别。在常见软件开发中,调试器与被调试的程序往往运行在同一台计算机上,调试器是一个单独运行着的进程,它通过操作系统提供的调试接口来控制被调试的进程。而在嵌入式软件开发中,调试时采用的是在宿主机和目标机之间进行的交叉调试,调试器仍然运行在宿主机的通用操作系统之上,但被调试的进程却是运行在基于特定硬件平台的嵌入式操作系统中,调试器和被调试进程通过串口或者网络进行通信,调试器可以控制、访问被调试进程,读取被调试进程的当前状态,并能够改变被调试进程的运行状态。

嵌入式系统的交叉调试有多种方法,主要可分为软件方式和硬件方式两种。它们一般都具有如下一些典型特点。

- ① 调试器和被调试进程运行在不同的机器上,调试器运行在 PC 机或者工作站上(宿主机),而被调试的进程则运行在各种专业调试板上(目标机)。
- ② 调试器通过某种通信方式(串口、并口、网络、JTAG 等)控制被调试进程。
- ③ 在目标机上一般会具备某种形式的调试代理,它负责与调试器共同配合完成对目标机上运行着的进程的调试。这种调试代理可能是某些支持调试功能的硬件设备,也可能是某些专门的调试软件(如 GdbServer)。
- ④ 目标机可能是某种形式的系统仿真器,通过在宿主机上运行目标机的仿真软件,整个调试过程可以在一台计算机上运行。此时物理上虽然只有一台计算机,但逻辑上仍然存在着宿主机和目标机的区别。

下面分别就软件调试桩方式和硬件片上调试两种方式进行详细介绍。

(1) 软件方式。

软件方式调试主要是通过插入调试桩的方式来进行调试的。调试桩方式进行调试是通过目标操作系统和调试器内分别加入的某些功能模块,二者互通信息来进行



调试。该方式的典型调试器有 Gdb 调试器。

Gdb 的交叉调试器分为 GdbServer 和 GdbClient,其中 GdbServer 就作为调试桩 安装在目标板上, GdbClient 就是驻于本地的 Gdb 调试器。它们的调试原理如图 1-7 所示。

Gdb 调试桩的工作流程如下所示。

- ① 建立调试器(本地 Gdb)与目标操作系统的通信连接,可通过串口、网卡、并口等多种方式。
- ② 在目标机上开启 GdbServer 进程,并监听对应端口。




图 1-7 Gdb 远程调试原理图

- ③ 在宿主机上运行调试器 Gdb,这时,Gdb 就会自动寻找远端的通信进程,也就是 GdbServer 的所在进程。
- ④ 在宿主机上的 Gdb 通过 GdbServer 请求对目标机上的程序发出控制命令。这时,GdbServer 将请求转化为程序的地址空间或目标平台的某些寄存器的访问,这对于没有虚拟存储器的简单的嵌入式操作系统而言,是十分容易的。
- ⑤ GdbServer 把目标操作系统的所有异常处理转向通信模块,并告知宿主机上 Gdb 当前的异常。
 - ⑥ 宿主机上的 Gdb 向用户显示被调试程序产生了哪一类异常。

这样就完成了调试的整个过程。这个方案的实质是用软件接管目标机的全部异常处理及部分中断处理,并在其中插入调试端口通信模块,与主机的调试器进行交互。但是它只能在目标机系统初始化完毕、调试通信端口初始化完成后才能起作用,因此,一般只能用于调试运行于目标操作系统之上的应用程序,而不宜用来调试目标操作系统的内核代码及启动代码。而且,它必须改变目标操作系统,因此,也就多了一个不用于正式发布的调试版。

(2) 硬件调试。

相对于软件调试,使用硬件调试器可以获得更强大的调试功能和更优秀的调试性能。硬件调试器的基本原理是通过仿真硬件的执行过程,让开发者在调试时可以随时了解到系统的当前执行情况。目前嵌入式系统开发中最常用到的硬件调试器是ROMMonitor、ROMEmulator、In-CircuitEmulator和 In-CircuitDebugger。

① 采用 ROMMonitor(ROM 监视器)方式进行交叉调试需要在宿主机上运行调试器,在目标机上运行 ROMMonitor 和被调试程序,宿主机通过调试器与目标机上的 ROM 监视器遵循远程调试协议建立通信连接。ROM 监视器可以是一段运行在目标机 ROM 上的可执行程序,也可以是一个专门的硬件调试设备,它负责监控目标机上被调试程序的运行情况,能够与宿主机端的调试器一同完成对应用程序的调试。

在使用这种调试方式时,被调试程序首先通过 ROM 监视器下载到目标机,然后在 ROM 监视器的监控下完成调试。

优点: ROM 监视器功能强大,能够完成设置断点、单步执行、查看寄存器、 修改内存空间等各项调试功能。

缺点:同软件调试一样,使用 ROM 监视器,目标机和宿主机必须建立通信连



接。

其调试原理如图 1-8 所示。

② 采用 ROMEmulator 方式进行交叉调试时需要使用 ROM 仿真器,并且它通 常被插入到目标机上的 ROM 插槽中,专门用于仿真目标机上的 ROM 芯片。

在使用这种调试方式时,被调试程序首先下载到 ROM 仿真器中,因此等效于 下载到目标机的 ROM 芯片上, 然后在 ROM 仿真器中完成对目标程序的调试。

优点:避免每次修改程序后,都必须重新烧写到目标机的 ROM 中。

缺点: ROM 仿真器本身比较昂贵,功能相对来讲又比较单一,只适应于某些 特定场合。

其调试原理如图 1-9 所示。




图 1-9 ROMEmulator 调试方式

③ 采用 In-CircuitEmulator (ICE) 方式进行交叉调试时需要使用在线仿真器, 它是目前最为有效的嵌入式系统的调试手段。它是仿照目标机上的 CPU 而专门设 计的硬件,可以完全仿真处理器芯片的行为。仿真器与目标板可以通过仿真头连接, 与宿主机可以通过串口、并口、网线或 USB 口等连接方式进行连接。仿真器自成 体系,因此调试时既可以连接目标板,也可以不连接目标板。在线仿真器提供了非 常丰富的调试功能。在使用在线仿真器进行调试的过程中,可以按顺序单步执行, 也可以倒退执行,还可以实时查看所有需要的数据,给调试过程带来了很多的便利。 嵌入式系统应用的一个显著特点是与现实世界中的硬件直接相关,并存在各种异变 和事先未知的变化,从而给微处理器的指令执行带来各种不确定因素,这种不确定 性在目前情况下只有通过在线仿真器才有可能发现。

优点:功能强大,软硬件都可做到完全实时在线调试。

缺点:价格昂贵。

ICE 的调试原理如图 1-10 所示。




图 1-10 ICE 调试方式



④ 采用 In-CircuitDebugger (ICD) 方式进行交叉调试时需要使用在线调试器。由于 ICE 的价格非常昂贵,并且每种 CPU 都需要一种与之对应的 ICE,使得开发成本非常高。一个比较好的解决办法是让 CPU 可以直接在其内部实现调试功能,并通过在开发板上引出的调试端口发送调试命令和接收调试信息,完成调试过程。如采用非常广泛的 ARM 处理器的 JTAG 端口技术就是由此而诞生的。

JTAG 是 1985 年指定的检测 PCB 和 IC 芯片的一个标准。1990 年被修改成为 IEEE 的一个标准,即 IEEE1149.1。JTAG 标准所采用的主要技术为边界扫描技术,它的基本思想就是在靠近芯片的输入输出管脚上增加一个移位寄存器单元。因为这些移位寄存器单元都分布在芯片的边界上(周围),所以被称为边界扫描寄存器单元(Boundary-Scan register cell)。

当芯片处于调试状态时,这些边界扫描寄存器单元可以将芯片和外围的输入输出隔离开来。通过这些边界扫描寄存器单元,可以实现对芯片输入输出信号的观察和控制。对于芯片的输入脚,可通过与之相连的边界扫描寄存器单元把信号(数据)加载到该管脚中去;对于芯片的输出管脚,可以通过与之相连的边界扫描寄存器单元"捕获"(Capture)该管脚的输出信号。这样,边界扫描寄存器单元提供了一个便捷的方式用于观测和控制所需要调试的芯片。

现在较为高档的微处理器都带有 JTAG 接口,包括 ARM7、ARM9、StrongARM、DSP 等。通过 JTAG 接口可以方便地对目标系统进行测试,同时,还可以实现 Flash的编程,是非常受人欢迎的。

优点:连接简单,成本低。

缺点:特性受制于芯片厂商。

JTAG 的调试原理如图 1-11 所示。




图 1-11 JTAG 调试方式

小结

本章简单介绍了嵌入式系统的概念、特点、发展以及开发等问题。希望通过阅读本章,读者能对嵌入式系统和嵌入式系统开发有基本的了解,为后面章节的学习打下基础。



思考与练习

- 1. 什么是嵌入式系统? 列举出几个你身边熟悉的嵌入式系统的产品。
- 2. 嵌入式系统由哪几部分组成?
- 3. 列举出3种你知道的嵌入式操作系统。
- 4. 简述嵌入式系统的特点。

第二章

ARM 技术概述

ARM 体系结构的处理器在嵌入式中的应用是非常广泛的,本章将向读者介绍 ARM 处理器的基本知识。

本章主要内容:

- ARM 体系结构的技术特征及发展;
- ARM 微处理器简介:
- ARM 微处理器结构:
- ARM 微处理器的应用选型:
- ARM Cortex-A8 内部功能及特点:
- ARM 的基本数据类型:
- ARM Cortex-A8 内核工作模式:
- ARM Cortex-A8 存储系统;
- 流水线:
- 寄存器组织;
- 程序状态寄存器:
- SAMSUNG S5PC100 处理器介绍。

2.1 ARM 体系结构的技术特征及发展

ARM (Advanced RISC Machines)有3种含义:它是一个公司的名称;是一类微处理器的通称;还是一种技术的名称。

2.1.1 ARM 公司简介

1991年 ARM 公司(Advanced RISC Machines)成立于英国剑桥,最早由 Acorn、Apple 和 VLSI 合资成立,主要出售芯片设计技术的授权。在 1985年 4月 26日,第



一个 ARM 原型在英国剑桥的 Acorn 计算机有限公司诞生(在美国 VLSI 公司制造)。目前, ARM 架构处理器已在高性能、低功耗、低成本的嵌入式应用领域中占据了领先地位。

ARM 公司最初只有 12 人,经过 10 多年的发展,ARM 公司已拥有近千名员工,在许多国家都设立了分公司,包括 ARM 公司在中国上海的分公司。目前,采用 ARM 技术知识产权(IP)核的微处理器,即我们通常所说的 ARM 微处理器,已遍及工业控制、消费类电子产品、通信系统、网络系统、无线系统等各类产品市场。基于 ARM 技术的微处理器的应用约占据了 32 位 RISC 微处理器 80%以上的市场份额,其中,在手机市场,ARM 占有绝对的垄断地位。可以说,ARM 技术正在逐步渗入到人们生活中的各个方面,而且随着 32 位 CPU 价格的不断下降和开发环境的不断成熟,ARM 技术会应用得越来越广泛。

ARM 公司是专门从事基于 RISC 技术芯片设计开发的公司。作为嵌入式 RISC 处理器的知识产权 (IP) 供应商,公司本身并不直接从事芯片生产,而是靠转让设计许可由合作公司生产各具特色的芯片,世界各大半导体生产商从 ARM 公司购买其设计的 ARM 微处理器核,根据各自不同的应用领域,加入适当的外围电路,形成自己的 ARM 微处理器芯片进入市场。利用这种合伙关系,ARM 很快成为许多全球性 RISC 标准的缔造者。目前,全世界有几十家大的半导体公司都使用 ARM 公司的授权,其中包括 Intel、IBM、SAMSUNG、LG 半导体、NEC、SONY、PHILIPS等公司,这也使得 ARM 技术获得更多的第三方工具、制造、软件的支持,使整个系统成本再次降低,产品更容易进入市场并被消费者所接受,更具有竞争力。

2.1.2 ARM 技术特征

ARM 的成功一方面得益于它独特的公司运作模式,另一方面,当然来自于 ARM 处理器自身的优良性能。作为一种先进的 RISC 处理器, ARM 处理器有如下特点。

- (1) 体积小、低功耗、低成本、高性能。
- (2) 支持 Thumb(16位)/ARM(32位)双指令集,能很好地兼容 8位/16位器件。
 - (3) 大量使用寄存器,指令执行速度更快。
 - (4) 大多数数据操作都在寄存器中完成。
 - (5) 寻址方式灵活简单, 执行效率高。
 - (6) 指令长度固定。

此处有必要解释下 RISC 微处理器的概念及与 CISC 微处理器的区别。

1. 嵌入式 RISC 微处理器

RISC(Reduced Instruction Set Computer)是精简指令集计算机。RISC 把着眼点放在如何使计算机的结构更加简单和如何使计算机的处理速度更加快速上。RISC 选取了使用频率最高的简单指令,抛弃复杂指令,固定指令长度,减少指令格式和寻址方式,不用或少用微码控制。这些特点使得 RISC 非常适合嵌入式处理器。



2. 嵌入式 CISC 微处理器

传统的复杂指令级计算机(CISC)则更侧重于硬件执行指令的功能性,使 CISC 指令以及处理器的硬件结构变得更复杂。这些会导致成本、芯片体积的增加,影响其在嵌入式产品中的应用。表 2-1 所示为 RISC 和 CISC 之间的主要区别。

表 2-1

RISC 和 CISC 之间主要的区别

指 标	RISC	CISC	
指令集	一个周期执行一条指令,通过简单指令的 组合实现复杂操作;指令长度固定	指令长度不固定,执行需要多个周期	
流水线	流水线每周期前进一步	指令的执行需要调用微代码的一个微程序	
寄存器	更多通用寄存器	用于特定目的的专用寄存器	
Load/Store 结构 独立的 Load 和 Store 指令完成数据在寄存器和外部存储器之间的传输		处理器能够直接处理存储器中的数据	

2.1.3 ARM 体系结构的发展

在讨论 ARM 体系结构前, 先解释一下什么是体系结构。

体系结构,定义了指令集(ISA)和基于这一体系结构下处理器的编程模型。 基于同种体系结构可以有多种处理器,每个处理器性能不同,所面向的应用领域也就不同,但每个处理器的实现都要遵循这一体系结构。ARM 体系结构为嵌入式系统发展商提供很高的系统性能,同时保持优异的功耗和面积效率。

ARM 体系结构为满足 ARM 合作者以及设计领域的一般需求正稳步发展。目前,ARM 体系结构共定义了 8 个版本,从版本 1 到版本 8,ARM 体系的指令集功能不断扩大。不同系列的 ARM 处理器,性能差别很大,应用范围和对象也不尽相同,但是,如果是相同的 ARM 体系结构,那么基于它们的应用软件是兼容的。

1. V1 结构

V1 版本的 ARM 处理器并没有实现商品化,采用的地址空间是 26 位,寻址空间是 64MB,在目前的版本中已不再使用这种结构。

2. V2 结构

与 V1 结构的 ARM 处理器相比, V2 结构的 ARM 处理器的指令结构要有所完善, 比如增加了乘法指令并且支持协处理器指令。该版本的处理器仍然是 26 位的地址空间。

3. V3 结构

从 V3 结构开始, ARM 处理器的体系结构有了很大的改变, 实现了 32 位的地址空间, 指令结构相对前面的两种结构也有所完善。

4. V4 结构

V4 结构的 ARM 处理器增加了半字指令的读取和写入操作,增加了处理器系统模式,并且有了 T 变种——V4T,在 Thumb 状态下支持的是 16 位的 Thumb 指



令集。属于 V4T(支持 Thumb 指令)体系结构的处理器(核)有 ARM7TDMI、ARM7TDMI-S(ARM7TDMI 可综合版本)、ARM710T(ARM7TDMI 核的处理器)、ARM720T(ARM7TDMI 核的处理器)、ARM740T(ARM7TDMI 核的处理器)、ARM9TDMI、ARM910T(ARM9TDMI 核的处理器)、ARM920T(ARM9TDMI 核的处理器)、ARM940T(ARM9TDMI 核的处理器)和 StrongARM(Intel 公司的产品)。

5. V5 结构

V5 结构的 ARM 处理器提升了 ARM 和 Thumb 两种指令的交互工作能力,同时有了 DSP 指令——V5E 结构、Java 指令——V5J 结构的支持。

属于 V5T(支持 Thumb 指令)体系结构的处理器(核)有 ARM10TDMI和 ARM1020T(ARM10TDMI 核处理器)。

属于 V5TE(支持 Thumb、DSP 指令)体系结构的处理器(核)有 ARM9E、ARM9E-S(ARM9E 可综合版本)、ARM946(ARM9E 核的处理器)、ARM966(ARM9E 核的处理器)、ARM10E、ARM1020E(ARM10E 核处理器)、ARM1022E(ARM10E 核的处理器)和 Xscale(Intel 公司产品)。

属于 V5TEJ(支持 Thumb、DSP 指令、Java 指令)体系结构的处理器(核)有 ARM9EJ、ARM9EJ-S(ARM9EJ 可综合版本)、ARM926EJ(ARM9EJ 核的处理器)和 ARM10EJ。

6. V6 结构

V6 结构是在 2001 年发布的,该版本增加了媒体指令。属于 V6 体系结构的处理器核有 ARM11(2002 年发布)。V6 体系结构包含 ARM 体系结构中所有的 4 种特殊指令集: Thumb 指令(T)、DSP 指令(E)、Java 指令(J)和 Media 指令。

7. V7 结构

ARMv7 架构是在 ARMv6 架构的基础上诞生的。该架构采用了 Thumb-2 技术,它是在 ARM的 Thumb 代码压缩技术的基础上发展起来的,并且保持了对现存 ARM解决方案的完整的代码兼容性。 Thumb-2 技术比纯 32 位代码少使用 31%的内存,减少了系统开销,同时能够提供比已有的基于 Thumb 技术的解决方案高出 38%的性能。 ARMv7 架构还采用了 NEON 技术,将 DSP 和媒体处理能力提高了近 4 倍。并支持改良的浮点运算,满足下一代 3D 图形、游戏物理应用以及传统嵌入式控制应用的需求。

Cortex 系列处理器是基于 ARMv7 架构的,分为 Cortex-M、Cortex-R 和 Cortex-A 系列。Cortex-M 系列用于满足传统的微控制器市场,Cortex-R 系列满足实时性的控制需求,Cortex-A 满足高端应用的需求。

8. V8 结构

ARMv8 架构是基于 32 位的 ARMv7 而来,于 2011 年 10 月发布,ARMv8 架



构保留了 TrustZone 安全执行环境、虚拟化、NEON(高级 SIMD)等关键技术特性。ARMv8 架构包括 AArch64、AArch32 两种主要执行状态,其中前者引入了一套新的指令集"A64"专门用于 64 位处理,而后者用来兼容现有的 32 位 ARM 指令集。完整的架构规范已经根据授权协议提供给各家合作伙伴。

2.2 ARM 微处理器简介

ARM 处理器的产品系列非常广,包括 ARM7、ARM9、ARM9E、ARM10E、ARM11 和 SecurCore、Cortex 等。每个系列提供一套特定的性能来满足设计者对功耗、性能、体积的需求。SecurCore 是单独的一个产品系列,是专门为安全设备而设计的。

表 2-2 所示为 ARM 各系列处理器所包含的不同类型。

表 2-2

ARM 各系列处理器所包含的不同类型

ARM 系列	包含类型
ARM7 系列	ARM7EJ-S ARM7TDMI ARM7TDMI-S ARM720T
ARM9/9E 系列	ARM920T ARM922T ARM926EJ-S ARM940T ARM946E-S ARM966E-S ARM968E-S
向量浮点运算(Vector Floating Point)系列	VFP9-S VFP10
ARM10E 系列	ARM1020E ARM1022E ARM1026EJ-S
ARM11 系列	ARM1136J-S ARM1136JF-S ARM1156T2(F)-S ARM1176JZ(F)-S ARM11 MPCore
Cortex 系列	Cortex-A5 Cortex-A9 Cortex-A15 Cortex-R4 Cortex-M3 Cortex-M0 Cortex-M4
SecurCore 系列	SC100



	SC110
	SC200
	SC210
	StrongARM
其他合作伙伴产品	StrongARM XScale
	MBX

本节简要介绍 ARM 各个系列处理器的特点。

2.2.1 ARM7 处理器系列

ARM7 内核采用冯•诺伊曼体系结构,数据和指令使用同一条总线。内核有一条 3 级流水线,执行 ARMv4 指令集。

ARM7 系列处理器主要用于对功耗和成本要求比较苛刻的消费类产品。其最高主频可以到达 130 MIPS。ARM7 系列包括 ARM7TDMI、ARM7TDMI-S、ARM7EJ-S和 ARM720T 四种类型,用于适应不同的市场需求。

ARM7 系列处理器主要具有以下特点。

- (1) 成熟的大批量的 32 位 RICS 芯片。
- (2) 最高主频达到 130 MIPS。
- (3) 功耗低。
- (4) 代码密度高,兼容16位微处理器。
- (5) 开发工具多, EDA 仿真模型多。
- (6) 调试机制完善。
- (7) 提供 0.25 μm、0.18 μm 及 0.13 μm 的生产工艺。
- (8) 代码与 ARM9 系列、ARM9E 系列及 ARM10E 系列兼容。

ARM7 系列处理器主要应用于下面一些场合。

- (1) 个人音频设备(MP3 播放器、WMA 播放器、AAC 播放器)。
- (2) 接入级的无线设备。
- (3) 喷墨打印机。
- (4) 数码照相机。
- (5) PDA.

2.2.2 ARM9 处理器系列

ARM9 系列于 1997 年问世。由于采用了 5 级指令流水线, ARM9 处理器能够运行在比 ARM7 更高的时钟频率上,改善了处理器的整体性能;存储器系统根据哈佛体系结构(程序和数据空间独立的体系结构)重新设计,区分了数据总线和指令总线。

ARM9 系列的第一个处理器是 ARM920T,它包含独立的数据指令 Cache 和 MMU (Memory Management Unit,存储器管理单元)。此处理器能够被用在要求有虚拟存储器支持的操作系统上。该系列中的 ARM922T 是 ARM920T 的变种,只有一半大小的数据指令 Cache。

ARM940T 包含一个更小的数据指令 Cache 和一个 MPU(Micro Processor Unit, 微处理器)。它是针对不要求运行操作系统的应用而设计的。ARM920T、ARM940T都执行 V4T 架构指令。

ARM9 系列处理器主要应用于下面一些场合。



- (1) 下一代无线设备,包括视频电话和 PDA 等。
- (2) 数字消费品,包括机顶盒、家庭网关、MP3播放器和MPEG-4播放器。
- (3) 成像设备,包括打印机、数码相机和数码摄像机。
- (4) 汽车、通信和信息系统。

2.2.3 ARM9E 处理器系列

ARM9E 系列的处理器基于 ARM9E-S 内核,这个内核是 ARM9 内核带有 E 扩展的一个可综合版本,包括 ARM946E-S 和 ARM966E-S 两个变种。两者都执行 V5TE 架构指令。它们也支持可选的嵌入式跟踪宏单元,支持开发者实时跟踪处理器上指令和数据的执行。当调试对时间敏感的程序段时,这种方法非常重要。

ARM946E-S 包括 TCM(Tightly Coupled Memory,紧耦合存储器)、Cache 和一个 MPU。TCM 和 Cache 的大小可配置。该处理器是针对要求有确定的实时响应的嵌入式控制而设计的。ARM966E-S 有可配置的 TCM,但没有 MPU 和 Cache 扩展。

ARM9E 系列的 ARM926EJ-S 内核为可综合的处理器内核,发布于 2000 年。它是针对小型便携式 Java 设备,如 3G 手机和 PDA 应用而设计的。ARM926EJ-S 是第一个包含 Jazelle 技术,可加速 Java 字节码执行的 ARM 处理器内核。它还有一个 MMU、可配置的 TCM 及具有零或非零等待存储器的数据/指令 Cache。

ARM9E 系列处理器主要应用于下面一些场合。

- (1) 下一代无线设备,包括视频电话和 PDA 等。
- (2) 数字消费品,包括机顶盒、家庭网关、MP3播放器和MPEG-4播放器。
- (3) 成像设备,包括打印机、数码相机和数码摄像机。
- (4) 存储设备,包括 DVD 和 HDD 等。
- (5) 工业控制,包括电机控制等。
- (6) 汽车、通信和信息系统的 ABS 和车体控制。
- (7) 网络设备,包括 VoIP、WirelessLAN 等。

2.2.4 ARM11 处理器系列

ARM1136J-S 发布于 2003 年,是针对高性能和高能效应而设计的。ARM1136J-S 是第一个执行 ARMv6 结构指令的处理器。它集成了一条具有独立的 Load/Store 和算术流水线的 8 级流水线。ARMv6 指令包含了针对媒体处理的单指令流多数据流扩展,采用特殊的设计改善视频处理能力。

2.2.5 SecurCore 处理器系列

SecurCore 系列处理器提供了基于高性能的 32 位 RISC 技术的安全解决方案。 SecurCore 系列处理器除了具有体积小、功耗低、代码密度高等特点外,还具有它自己的特别优势,即提供了安全解决方案支持。SecurCore 系列的主要特点如下。

- (1) 支持 ARM 指令集和 Thumb 指令集,以提高代码密度和系统性能。
- (2) 采用软内核技术以提供最大限度的灵活性,可以防止外部对其进行扫描探测。
 - (3) 提供了安全特性,可以抵制攻击。
 - (4) 提供面向智能卡和低成本的存储保护单元 MPU。



(5) 可以集成用户自己的安全特性和其他的协处理器。

SecurCore 系列包含 SC100、SC110、SC200 和 SC210 4 种类型。

SecurCore 系列处理器主要应用于一些安全产品及应用系统,包括电子商务、电子银行业务、网络、移动媒体、认证系统等。

2.2.6 StrongARM 和 Xscale 处理器系列

StrongARM 处理器最初是 ARM 公司与 Digital Semiconductor 公司合作开发的,现在由 Intel 公司单独许可,在低功耗、高性能的产品中应用很广泛。它采用哈佛结构,具有独立的数据和指令 Cache,还有一个 MMU。StrongARM 是第一个包含5级流水线的高性能 ARM 处理器,但它不支持 Thumb 指令集。

Intel 公司的 Xscale 是 StrongARM 的后续产品,在性能上有显著改善。它执行 V5TE 架构指令,也采用哈佛结构,类似于 StrongARM 也包含一个 MMU。前面说过, Xscale 已经被 Intel 卖给了 Marvell 公司。

2.2.7 MPCore 处理器系列

MPCore 在 ARM11 核心的基础上构建,架构仍属于 V6 指令体系。根据不同的需要,MPCore 可以被配置为 1~4 个处理器的组合方式,最高性能达到 2 600 Dhrystone MIPS,运算能力几乎与 Pentium III 1GHz (Pentium III 1GHz 的指令执行性能约为 2 700 Dhrystone MIPS) 处于同一水准。多核心设计的优点是在频率不变的情况下让处理器的性能获得明显提升,在多任务应用中表现尤其出色,这一点很适合未来家庭消费电子的需要。例如,机顶盒在录制多个频道电视节目的同时,还可通过互联网收看数字视频点播节目;车内导航系统在提供导航功能的同时,还可以向后座乘客提供各类视频娱乐信息等。在这类应用环境下,多核心结构的嵌入式处理器将表现出极强的性能优势。

2.2.8 Cortex 处理器系列

基于 ARMv7 架构以后的 ARM 处理器已经不再延用过去的数字命名方式,而是冠以 Cortex 的代称。基于 v7-A 架构的称为 "Cortex-A 系列",基于 v7-R 架构的称为 "Cortex-M 系列"。

1. Cortex-M 系列的处理器技术特点

Cortex-M 系列的处理器有 Cortex-M3、Cortex-M1、Cortex-M0 和最新的Cortex-M4架构。

Cortex-M3 为 Cortex 系列处理器以 CPU 为核心的第一款产品。该处理器具备 多重技术,能够降低成本,对 8、16 位应用升级至 32 位应用来说是一项理想的解 决方案。此款处理器针对价格敏感但又具备高系统效能需求的嵌入式应用设计,包括微控制器、汽车车体系统、网络装置等应用。

Cortex-M3 处理器结合了执行 Thumb-2 指令的 32 位哈佛微体系结构和系统外设,包括 Nested Vectored Interrupt Controller 和 Arbiter 总线。该技术方案在测试和实例应用中表现出较高的性能:在 180 nm 工艺下,芯片性能达 1.2 DMIPS/MHz,时钟频率高达 100 MHz。Cortex-M3 处理器还实现了 Tail-Chaining(末尾连锁)中断技术。该技术是一项完全基于硬件的中断处理技术,最多可减少 12 个时钟周期



数,在实际应用中可减少70%的中断。

为微控制器应用而开发的 Cortex-M3 拥有以下性能。

- (1) 实现单周期 Flash 应用最优化。
- (2) 准确快速地中断处理;永不超过12周期,仅6周期Tail-Chaining。
- (3) 有低功耗时钟门控(Clock Gating)的3种睡眠模式。
- (4) 单周期乘法和乘法累加指令。
- (5) ARM Thumb-2 混合的 16/32 位固有指令集, 无模式转换。
- (6)包括数据观察点和 Flash 补丁在内的高级调试功能。
- (7) 原子位操作,在一个单一指令中读取/修改/编写。
- (8)1.25 DMIPS/MHz(与 0.9 DMIPS/MHz 的 ARM7 和 1.1 DMIPS/MHz 的 ARM9 相比)。

Cortex-M0 处理器是市场上现有的最小、能耗最低、最节能的 ARM 处理器。该处理器能耗非常低、门数量少、代码占用空间小,使得 MCU 开发人员能够以 8 位处理器的价位,获得 32 位处理器的性能。超低门数还使其能够用于模拟信号设备和混合信号设备及 MCU 应用中,可望明显节约系统成本。

ARM 公司凭借其作为低能耗技术的领导者和创建超低能耗设备的主要推动者的丰富专业技术,使得 Cortex-M0 处理器在不到 12K 门的面积内能耗仅有85 μW/MHz(0.085 mW)。该处理器把 ARM 的 MCU 路线图扩展到超低能耗 MCU和 SoC 的应用中,如医疗器械、电子测量、照明、智能控制、游戏装置、紧凑型电源、电源和马达控制、精密模拟系统和 IEEE 802.15.4(ZigBee)及 Z-Wave 系统。Cortex-M0 处理器还适合拥有诸如智能传感器和调节器的可编程混合信号市场,这些应用在传统上一直要求使用独立的模拟设备和数字设备。

Cortex-M4 处理器是 ARM 公司开发的最新嵌入式处理器,用以满足需要有效且易于使用的控制和信号处理功能混合的数字信号控制市场。 高效的信号处理功能与 Cortex-M 处理器系列的低功耗、低成本和易于使用的优点的组合,旨在满足专门面向电动机控制、汽车、电源管理、嵌入式音频和工业自动化市场的新兴类别的灵活解决方案。

2. Cortex-R 系列处理器技术特点

Cortex-R4 处理器是第一款基于 ARMv7 架构的深嵌入式处理器,定位于高容量、深嵌入的应用。该处理器大幅降低了系统开发商的成本和能耗,比同等芯片尺寸的其他处理器提供更显著的高性能。能与现有的程序维持完全的回溯兼容性,能支持现今建立在全球各地数十亿的系统;并已针对 Thumb-2 指令进行最佳化设计。此项特性带来很多的利益,其中包括:更低的时钟速度所带来的省电效益;更高的性能将各种多功能特色带入移动电话与汽车产品的设计;更复杂的算法支持更高性能的数码影像与内建硬盘的系统。运用 Thumb-2 指令集,加上 RealView 开发套件,使芯片内部存储器的容量最多得以降低 30%,大幅降低系统成本,其速度比在ARM9tt6E-S 处理器所使用的 Thumb 指令集高出 40%。存储器在芯片中的占用空间越来越多,因此这项设计将大幅节省芯片容量,让芯片制造商运用这款处理器开



发各种 SoC (System on a Chip) 器件。

相比于前几代的处理器,Cortex-R4 处理器高效率的设计方案,使其能以更低的时钟达到更高的性能;经过最佳化设计的 Artisan Mctro 内存,则进一步降低嵌入式系统的体积与成本。处理器搭载一个先进的微架构,具备双指令发送功能,采用 90 nm 工艺并搭配 Artisan Advantage 程序库的组件,底面积不到 1 mm²,耗电最低于0.27 mW/MHz,并能提供超过 600 DMIPS 的性能。

3. Cortex-A 系列处理器技术特点

Cortex-A8 处理器是第一款基于 ARMv7 架构的应用处理器,并且是有史以来 ARM 开发的性能最高、最具功率效率的处理器。Cortex-A8 处理器的速率可以在 600 MHz 到超过 1 GHz 的范围内调节,能够满足那些需要工作在 300 mW 以下的 功耗优化的移动设备的要求;以及满足那些需要 2000 Dhrystone MIPS 的性能优化的消费类应用的要求。

Cortex-A8 处理器具有以下性能。

- (1) 双发射,超标量微处理器内核,13级主整数流水线。
- (2) 10 级 NEON 媒体流水线(10-stage NEON media pipeline)。
- (3) 专用的 L2 缓存,带有可编程的等待状态。
- (4) 基于全局历史的分支预测。
- (5) 优化的加载存储流水线,为功率敏感型应用提供 2.0 DMIPS/MHz 的速率。
- (6) 实现更高的性能、能量效率和代码密度的 Thumb-2 技术。
- (7) NEON™信号处理扩展,用于加速 H.264 和 MP3 等媒体编解码器。
- (8) Jazelle RCT Java-加速技术, 优化即时(JIT)编译和动态自适应编译(DAC)。
- (9) TrustZone 技术,用于安全交易和数字权限管理(DRM)。
- (10) 动态分支预测,通过分支目标和全局历史缓冲区实现,可以达到 95%的准确率。

2.3 ARM 微处理器结构

ARM 内核采用 RISC 体系结构。ARM 体系结构的主要特征如下(在本书的后续章节中将对这些特征做详细讲解)。

- (1) 大量的寄存器,它们都可以用于多种用途。
- (2) Load/Store 体系结构。
- (3) 每条指令都条件执行。
- (4) 多寄存器的 Load/Store 指令。
- (5) 能够在单时钟周期执行的单条指令内完成一项普通的移位操作和一项普通的 ALU 操作。
- (6) 通过协处理器指令集来扩展 ARM 指令集,包括在编程模式中增加了新的寄存器和数据类型。



(7) 如果把 Thumb 指令集也当作 ARM 体系结构的一部分,那么还可以加上在 Thumb 体系结构中以高密度 16 位压缩形式表示指令集。

2.4 ARM 微处理器的应用选型

随着国内嵌入式应用领域的发展,ARM 芯片已经得到广泛的重视和应用。但是 ARM 芯片多达十几种的芯核结构、70 多芯片生产厂家以及千变万化的内部功能配置组合,使得开发人员在选择方案时会有一定的困难,因此对 ARM 芯片做对比研究是十分必要的。

2.4.1 ARM 芯片选择的一般原则

1. 功能

考虑处理器本身能够支持的功能,如 USB、网络、串口、液晶显示功能等。

2. 性能

从处理器的功耗、速度、稳定可靠性等方面考虑。

3. 价格

通常产品总是希望在完成功能要求的基础上,成本越低越好。在选择处理器时需要考虑处理器的价格及由处理器衍生出的开发价格。如开发板价格,处理器自身价格,外围芯片、开发工具、制板价格等。

4. 熟悉程度及开发资源

通常公司对产品的开发周期都有严格的要求,选择一款自己熟悉的处理器可以 大大降低开发风险。在自己熟悉的处理器都无法满足功能的情况下,可以尽量选择 开发资源丰富的处理器。

5. 操作系统支持

在选择嵌入式处理器时,如果最终的程序需要运行在操作系统上,那么还应该 考虑处理器对操作系统的支持。

6. 升级

很多产品在开发完成后都会面临升级的问题,正所谓"人无远虑,必有近忧",因此在选择处理器时必须要考虑升级的问题。如尽量选择具有相同封装的不同性能等级的处理器,考虑产品未来可能增加的功能。

7. 供货稳定

供货稳定也是选择处理器时的一个重要参考因素。尽量选择大厂家、比较通用



的芯片。

2.4.2 选择一款适合教学的 ARM 芯片

在选择芯片作为学习对象时, 主要从芯片功能上考虑。

1. ARM 芯核

如果希望学习使用 Windows CE 或 Linux 等操作系统,就需要选择 ARM720T 以上带有 MMU(Memory Management Unit)功能的 ARM 芯片,如 ARM720T、StrongARM、ARM920T、ARM922T、ARM946T 都带有 MMU 功能。而 ARM7TDMI没有 MMU,不支持 Windows CE 和大部分的 Linux。目前有 uCLinux 及 Linux2.6 内核等 Linux 系统不需要 MMU 的支持。

2. 系统时钟控制器

系统时钟决定了 ARM 芯片的处理速度。ARM7 的处理速度为 0.97 MIPS/MHz,常见的 ARM7 芯片系统主时钟为 $20\sim133$ MHz。ARM9 的处理速度为 1.1 MIPS/MHz,常见的 ARM9 的系统主时钟为 $100\sim233$ MHz。常见的 Cortex-A8 的系统主时钟为 600 MHz ~1.0 GHZ。常见的 Cortex-A9 的系统主时钟为 $1.0\sim1.5$ GHZ。如果希望学习可以支持较为复杂的操作系统的芯片时,可以选择 ARM9 及 ARM9 以上的芯片。

3. 内部存储器容量

在不需要大容量存储器时,可以考虑选用有内置存储器的 ARM 芯片。表 2-3 所示为有内置存储器的 ARM 芯片。如果需要学习 Linux 或 Windows CE 这样的操作系统,就需要外部存储器了。

表 2-3

内置存储器的 ARM 芯片

芯片型号	供 应 商	Flash 容量	ROM 容量	SRAM 容量
AT91F40162	ATMEL	2 MB		4 KB
AT91FR4081	ATMEL	1 MB		128 KB
SAA7750	PHILIPS	384 KB	256 KB	64 KB
PUC3030A	Micornas	256 KB		56 KB
LC67F500	Snayo	640 KB		32 KB
S3C2440	SAMSUNG	无	无	4 KB
S5pc100	SAMSUNG	无	无	96 KB

4. USB 接口

USB接口在产品上的使用越来越广泛,许多 ARM 芯片内置有 USB 控制器,有些芯片甚至同时有 USB Host 和 USB Slave 控制器。表 2-4 所示为内置 USB 控制器的 ARM 芯片。

表 2-4

内置 USB 控制器的 ARM 芯片



芯片型号	ARM 内核	供 应 商	USB Slave/个	USB Host/个	IIS 接口/个
S3C2410	ARM920T	SAMSUNG	1	2	1
S3C2440	ARM920T	SAMSUNG	1	2	1
S5PC100	Cortex-A8	SAMSUNG	1	2	2
S5N8946	ARM7TDMI	SAMSUNG	1	0	0
L7205	ARM720T	Linkup	1	1	0
EP9312	ARM920T	Cirrus logic	0	3	1
					续表

芯片型号	ARM 内核	供 应 商	USB Slave/个	USB Host/个	IIS 接口/个
Dragonball MX1	ARM920T	Motorola	1	0	1
SAA7750	ARM720T	PHILIPS	1	0	1
TMS320DSC2x	ARM7TDMI	TI	1	0	0
PUC3030A	ARM7TDMI	Micronas	1	0	5
SA-1100	StrongARM	Intel	1	0	0

5. GPIO 数量

在某些芯片供应商提供的说明书中,往往申明的是最大可能的 GPIO 数量,但是有许多引脚是和地址线、数据线、串口线等引脚复用的。这样在系统设计时需要计算实际可以使用的 GPIO 数量。

6. 中断控制器

ARM 内核只提供快速中断(FIQ)和标准中断(IRQ)2个中断向量。但各个半导体厂家在设计芯片时加入了自己定义的中断控制器,以支持诸如串行口、外部中断、时钟中断等硬件中断。外部中断控制是选择芯片必须考虑的重要因素,合理的外部中断设计可以很大程度地减少任务调度工作量。例如 PHILIPS 公司的SAA7750,所有 GPIO 都可以设置成 FIQ 或 IRQ,并且可以选择上升沿、下降沿、高电平和低电平 4 种中断方式。这使得红外线遥控接收、指轮盘和键盘等任务都可以作为背景程序运行。而 Cirrus Logic 公司的 EP7312 芯片只有 4 个外部中断源,并且每个中断源都只能是低电平或高电平中断,这样在接收红外线信号的场合必须用查询方式,浪费大量的 CPU 时间。

7. IIS (Integrate Interface of Sound) 接口

IIS 接口即集成音频接口。如果设计音频应用产品, IIS 总线接口是必需的。

8. nWAIT 信号

nWAIT 信号是一个外部总线速度控制信号。不是每个 ARM 芯片都提供这个信号引脚。利用这个信号与廉价的 GAL 芯片就可以实现与符合 PCMCIA 标准的 WLAN 卡和 Bluetooth 卡的接口,而不需要外加高成本的 PCMCIA 专用控制芯片。另外,当需要扩展外部 DSP 协处理器时,此信号也是必需的。



9. RTC (Real Time Clock)

很多 ARM 芯片都提供实时时钟功能,但方式不同。如 Cirrus Logic 公司的 EP7312 的 RTC 只是一个 32 位计数器,需要通过软件计算出年月日、时分秒,而 SAA7750、S3C2410 和 S5PC100 等芯片的 RTC 直接提供年月日、时分秒格式。

10. LCD 控制器

有些 ARM 芯片内置 LCD 控制器,有的甚至内置 64KB 彩色 TFT LCD 控制器。在设计 PDA 和手持式显示记录设备时,选用内置 LCD 控制器的 ARM 芯片较为适宜。

11. PWM 输出

有些 ARM 芯片有 2~8 路 PWM 输出,可以用于电机控制或语音输出等场合。

12. ADC 和 DAC

有些 ARM 芯片内置 2~8 通道 8~12 位通用 ADC,可以用于电池检测、触摸 屏和温度监测等。PHILIPS 的 SAA7750 更是内置了 1 个 16 位立体声音频 ADC 和 DAC,并且带耳机驱动。

13. 扩展总线

大部分 ARM 芯片具有外部 SDRAM 和 SRAM 扩展接口,不同的 ARM 芯片可以扩展的芯片数量即片选线数量不同,外部数据总线有 8 位、16 位或 32 位。为某些特殊应用设计的 ARM 芯片(如德国 Micronas 的 PUC3030A)没有外部扩展功能。

14. UART和IrDA

几乎所有的 ARM 芯片都具有 $1\sim2$ 个 UART 接口,可以用于和 PC 机通信或用 Angel 进行调试。一般的 ARM 芯片通信波特率为 $115\,200$ bit/s,少数专为蓝牙技术应用设计的 ARM 芯片的 UART 通信波特率可以达到 920 kbit/s,如 Linkup 公司的 L7205。

15. 时钟计数器和看门狗

一般 ARM 芯片都具有 2~4 个 16 位或 32 位时钟计数器和 1 个看门狗计数器。

16. 电源管理功能

ARM 芯片的耗电量与工作频率成正比,一般 ARM 芯片都有低功耗模式、睡眠模式和关闭模式。

17. DMA 控制器

有些 ARM 芯片内部集成有 DMA(Direct Memory Access)接口,可以和硬盘等外部设备高速交换数据,同时减少数据交换时对 CPU 资源的占用空间。



另外,还可以选择的内部功能部件有 HDLC、SDLC、CD-ROM Decoder、Ethernet MAC、VGA controller、DC-DC。可以选择的内置接口有 IIC、SPDIF、CAN、SPI、PCI、PCMCIA。

18. 封装类型

最后需说明的是封装问题。ARM 芯片现在主要的封装有 QFP、TQFP、PQFP、LQFP、BGA、LBGA 等形式。BGA 封装具有芯片面积小的特点,可以减少 PCB 板的面积,但是需要专用的焊接设备,无法手工焊接。另外,一般 BGA 封装的 ARM 芯片无法用双面板完成 PCB 布线,需要多层 PCB 板布线。

最后,根据大专、高职院校的实际情况结合当前及未来一段时间的市场人才需求,经过综合考虑,本书教学选取的是 SAMSUNG 公司的 S5PC100 芯片。S5PC100 是一款基于 Cortex-A8 核心的微处理器芯片。本章的后面部分章节将有 Cortex-A8 内核特性介绍及 S5PC100 芯片的详细介绍。

2.5 Cortex-A8 内部功能及特点

Cortex-A8 处理器是一款高性能、低功耗的处理器核心,并支持 Cache、虚拟存取,它有以下几个特性。

- (1) 完全执行 v7-A 体系指令集。
- (2) 可配置 64 位或 128 位 AMBA 高速总线接口 AXI。
- (3) 具有1个集成的整形流水线。
- (4) 具有 1 个 NEON 技术下执行 SIMD/VFP 的流水线。
- (5) 支持动态分支预取,全局历史缓存,8入口返回栈。
- (6) 具有独立的数据/指令 MMU。
- (7) 16KB/32KB 可配置 1 级 Cache。
- (8) 具有带奇偶校验及 ECC 校验的 2 级 Cache。
- (9) 支持 ETM 的非侵入式调试。
- (10) 具有静态/动态电源管理功能。

ARMv7 体系指令集方面有如下几个特点。

- ① 支持 ARN Thumb-2 高密度指令集。
- ② 使用 ThumbEE, 执行环境加速。
- ③ 安全扩展体系加强了安全应用的可靠性。
- ④ 先进的 SIMD 体系技术用于加速多媒体应用。
- ⑤ 支持 VFP 第 3 代向量浮点运算。



2.6 数据类型

2.6.1 ARM 的基本数据类型

ARM 采用的是 32 位架构, 其基本数据类型有以下 4 种。

- (1) Byte: 字节, 8位。
- (2) HalfWord: 半字, 16位(半字必须与2字节边界对齐)。
- (3) Word: 字, 32位(字必须与4字节边界对齐)。
 - (4) DoubleWord (Cortex-A 支持),双字,64位(字必须与8字节边界对齐)。

存储器可以看作是序号为 0~2³²-1 的线性字节阵列。图 2-1 所示为 ARM 存储器的组织结构。其中每一个字节都有唯一的地址。字节可以占用任一位置,图 2-1 中给出了几个例子。长度为 1 个字的数据项占用一组 4 字节的位置,该位置开始于 4 的倍数的字节地址(地址最末两位为 00)。半字占有两个字节的位置,该位置开始于偶数字节地址(地址最末一位为 0)。




图 2-1 ARM 存储器的组织结

2.6.2 浮点数据类型

浮点运算使用在 ARM 硬件指令集中未定义的数据类型。

尽管如此,ARM公司在协处理器指令空间还是定义了一系列浮点指令。通常这些指令全部可以通过未定义指令异常(此异常收集所有硬件协处理器不接受的协处理器指令)在软件中实现,但是其中的一小部分也可以由浮点运算协处理器FPA10以硬件方式实现。

另外,ARM 公司还提供了用 C 语言编写的浮点库作为 ARM 浮点指令集的替代方法(Thumb 代码只能使用浮点指令集)。该库支持 IEEE 标准的单精度和双精度格式。C 编译器有一个关键字标志来选择这个历程。它产生的代码与软件仿真(通过避免中断、译码和浮点指令仿真) 相比既快又紧凑。

2.6.3 存储器大/小端

从软件角度看,内存相对于一个大的字节数组,其中每个数组元素(字节)都 是可寻址的。

ARM 支持大端模式(Big-endian)和小端模式(Little-endian)两种内存模式。图 2-2 所示为 V4/5 版本体系结构中的内存的大端模式和小端模式。






图 2-2 V4/5 体系结构中内存大、小端模式

下面的例子显示了使用内存大/小端(Big/Little-endian)的存取格式。

【例 2.1】

程序执行前:

r0=0x11223344

执行指令:

r1=0x100

STR r0, [r1]

LDRB r2, [r1]

执行后:

小端模式下: r2=0x44 大端模式下: r2=0x11

上面的例子提示了一个潜在的编程隐患。在大端模式下,一个字的高地址放的是 数据的低位,而在小端模式下,数据的低位放在内存中的低地址。要小心对待存储器 中一个字内字节的顺序。

图 2-2 中描述的大端模式名称是 BE-32,这种模式将在 V7 中抛弃,从 V6 开始引入了 BE-8 模式,特点如图 2-3 所示。






图 2-3 V6 以后体系结构中内存大、小端模式

2.7

Cortex-A8 内核工作模式

Cortex-A8 是基于 ARMv7-A 架构, 共有 8 种工作模式, 如表 2-5 所示。

表 2-5

ARM920T 处理器的工作模式

处理器工作模式	简 写	描述
用户模式 (user)	usr	正常程序执行模式,大部分任务执行在这种模式下
快速中断模式(FIQ)	fiq	当一个高优先级(Fast)中断产生时将会进入这种模式, 一般用于高速数据传输和通道处理
外部中断模式 (IRQ)	irq	当一个低优先级(Normal)中断产生时将会进入这种模式, 一般用于通常的中断处理
特权模式 (Supervisor)	svc	当复位或软中断指令执行时进入这种模式,是一种供操作系统使用的保护模式
数据访问中止模式 (Abort)	abt	当存取异常时将会进入这种模式,用于虚拟存储或存储保护
未定义指令中止模式 (Undefined)	und	当执行未定义指令时进入这种模式,有时用于通过软件仿 真协处理器硬件的工作方式
系统模式(System)	sys	使用和 User 模式相同寄存器集的模式,用于运行特权级操作系统任务
监控模式 (Monitor)	mon	可以在安全模式与非安全模式之间进行转换

除用户模式外的其他7种处理器模式称为特权模式(Privileged Modes)。在特权模式下,程序可以访问所有的系统资源,也可以任意地进行处理器模式切换。其中以下5种处理器模式又称为异常模式。

- (1) 快速中断模式 (FIQ)。
- (2) 外部中断模式 (IRQ)。
- (3) 特权模式 (Supervior)。
- (4) 数据访问中止模式(Abort)。
- (5) 未定义指令中止模式(Undefined)。



处理器模式可以通过软件控制进行切换,也可以通过外部中断或异常处理过程进行切换。

大多数的用户程序运行在用户模式下。当处理器工作在用户模式时,应用程序不能够访问受操作系统保护的一些系统资源,应用程序也不能直接进行处理器模式的切换。当需要进行处理器模式切换时,应用程序可以产生异常处理,在异常处理过程中进行处理器模式的切换。这种体系结构可以使操作系统控制整个系统资源的使用。

当应用程序发生异常中断时,处理器进入相应的异常模式。在每一种异常模式中都有一组专用寄存器以供相应的异常处理程序使用,这样就可以保证在进入异常模式时,用户模式下的寄存器(保存程序运行状态)不被破坏。

2-8 Cortex-A8 存储系统

ARM 存储系统有非常灵活的体系结构,可以适应不同嵌入式应用系统的需要。ARM 存储器系统可以使用简单的平板式地址映射机制(就像一些简单的单片机一样,地址空间的分配方式是固定的,系统中各部分都使用物理地址),也可以使用其他技术提供功能更为强大的存储系统。例如:

- (1) 系统可能提供多种类型的存储器件,如 Flash、ROM、SRAM等;
- (2) Cache 技术:
- (3) 写缓存技术 (Write Buffer);
- (4) 虚拟内存和 I/O 地址映射技术。

大多数的系统通过下面的方法之一可实现对复杂存储系统的管理。

- (1) 使用 Cache, 缩小处理器和存储系统速度差别, 从而提高系统的整体性能。
- (2)使用内存映射技术实现虚拟空间到物理空间的映射。这种映射机制对嵌入式系统非常重要。通常嵌入式系统程序存放在 ROM/Flash 中,这样系统断电后程序能够得到保存。但是,ROM/Flash 与 SDRAM 相比,速度慢很多,而且基于 ARM的嵌入式系统中通常把异常中断向量表放在 RAM 中。利用内存映射机制可以满足这种需要。在系统加电时,将 ROM/Flash 映射为地址 0,这样可以进行一些初始化处理。当这些初始化处理完成后将 SDRAM 映射为地址 0,并把系统程序加载到SDRAM 中运行,这样能很好地满足嵌入式系统的需要。
 - (3) 引入存储保护机制,增强系统的安全性。
- (4)引入一些机制保证将 I/O 操作映射成内存操作后,各种 I/O 操作能够得到正确的结果。在简单存储系统中,不存在这样问题。而当系统引入了 Cache 和 Write Buffer 后,就需要一些特别的措施。

在 ARM 系统中,要实现对存储系统的管理通常是使用协处理器 CP15,它通常也被称为系统控制协处理器 (System Control Coprocessor)。

ARM 的存储器系统是由多级构成的,可以分为内核级、芯片级、板卡级、外设级。图 2-4 所示为存储器的层次结构。每级都有特定的存储介质,下面对比各级系统中特定



存储介质的存储性能。




图 2-4 存储器的层次结构

- (1) 内核级的寄存器。处理器寄存器组可看作是存储器层次的顶层。这些寄存器被集成在处理器内核中,在系统中提供最快的存储器访问。典型的 ARM 处理器有多个 32 位寄存器,其访问时间为 ns 量级。
- (2) 芯片级的紧耦合存储器 TCM。TCM 是为弥补 Cache 访问的不确定性增加的存储器。TCM 是一种快速 SDRAM,它紧挨内核,并且保证取指和数据操作的时钟周期数,这一点对一些要求确定行为的实时算法是很重要的。TCM 位于存储器地址映射中,可作为快速存储器来访问。
- (3) 芯片级的片上 Cache 存储器的容量在 $8\sim32~\text{KB}$ 之间,访问时间大约为 10~ns。高性能的 ARM 结构中,可能存在第二级片外 Cache,容量为几百 KB,访问时间为几十 ns。
- (4) 板卡级的 DRAM。主存储器可能是几 MB 到几十 MB 的动态存储器,访问时间大约为 100 ns。
- (5) 外设级的后援存储器,通常是硬盘,可能从几百 MB 到几个 GB,访问时间为几十 ms。

2.8.1 协处理器

ARM 处理器支持 16 个协处理器(CP15)。在程序执行过程中,每个协处理器 忽略属于 ARM 处理器和其他协处理器的指令。当一个协处理器硬件不能执行属于它的协处理器指令时,将产生一个未定义指令异常中断,在该异常中断处理程序中,可以通过软件模拟该硬件操作。例如,如果系统不包含向量浮点运算器,则可以选择浮点运算软件模拟包来支持向量浮点运算。CP15,即通常所说的系统控制协处理器(System Control Coprocesssor),负责完成大部分的存储系统管理。除了 CP15 外,在具体的存储管理机制中可能还会用到其他的一些技术,如在 MMU 中除了 CP15 外,还使用了页表技术等。

在一些没有标准存储管理的系统中, CP15 是不存在的。在这种情况下, 针对 CP15 的操作指令将被视为未定义指令, 指令的执行结果不可预知。

CP15 包含 16 个 32 位寄存器,其编号为 0~15。实际上对于某些编号的寄存器可能对应多个物理寄存器,在指令中指定特定的标志位来区分这些物理寄存器。这种机制有些类似于 ARM 中的寄存器,当处于不同的处理器模式时,某些相同编号



的寄存器对应于不同的物理寄存器。

CP15 中的寄存器可能是只读的,也可能是只写的,还有一些是可读可写的。 在对协处理器寄存器进行操作时,需要注意以下几个问题。

- (1) 寄存器的访问类型(只读/只写/可读可写)。
- (2) 不同的访问引发不同功能。
- (3) 相同编号的寄存器是否对应不同的物理寄存器。
- (4) 寄存器的具体作用。

2.8.2 存储管理单元

在创建多任务嵌入式系统时,最好有一个简单的方式来编写、装载及运行各自独立的任务。目前大多数的嵌入式系统不再使用自己定制的控制系统,而使用操作系统来简化这个过程。较高级的操作系统采用基于硬件的存储管理单元(MMU)来实现上述操作。

MMU提供的一个关键服务是使各个任务作为各自独立的程序在其私有存储空间中运行。在带 MMU 的操作系统控制下,运行的任务无需知道其他与之无关的任务的存储需求情况,这就简化了各个任务的设计。

MMU 提供了一些资源以允许使用虚拟存储器(将系统物理存储器重新编址,可将其看成一个独立于系统物理存储器的存储空间)。 MMU 作为转换器,将程序和数据的虚拟地址(编译时的链接地址)转换成实际的物理地址,即在物理主存中的地址。这个转换过程中允许运行的多个程序使用相同的虚拟地址,而各自存储在物理存储器的不同位置。

这样存储器就有两种类型的地址:虚拟地址和物理地址。虚拟地址由编译器和链接器在定位程序时分配;物理地址用来访问实际的主存硬件模块(物理上程序存在的区域)。

2.8.3 高速缓冲存储器

高速缓冲存储器(Cache)是一个容量小但存取速度非常快的存储器,它保存最近用到的存储器数据副本。对于程序员来说,Cache 是透明的。它自动决定保存哪些数据、覆盖哪些数据。现在 Cache 通常与处理器在同一芯片上实现。Cache 能够发挥作用是因为程序具有局部性特性。所谓局部性就是指在任何特定的时间,处理器趋于对相同区域的数据(如堆栈)多次执行相同的指令(如循环)。

Cache 经常与写缓存器(Write Buffer)一起使用。写缓存器是一个非常小的先进先出(FIFO)存储器,位于处理器核与主存之间。使用写缓存的目的是将处理器核和 Cache 从较慢的主存写操作中解脱出来。当 CPU 向主存储器做写入操作时,它先将数据写入到写缓存器中,由于写缓存器的速度很高,这种写入操作的速度也将很高。写缓存器在 CPU 空闲时,以较低的速度将数据写入到主存储器中相应的位置。

通过引入 Cache 和写缓存器,存储系统的性能得到了很大的提高,但同时也带来了一些问题。例如,由于数据存在于系统中的不同的物理位置,可能造成数据的不一致性;由于写缓存器的优化作用,可能有些写操作的执行顺序不是用户期望的顺序,从而造成操作错误。



2.8.4 NEON 技术

ARM NEON 通用 SIMD 引擎可有效处理当前和将来的多媒体格式,从而改善用户体验。

NEON 技术可加速多媒体和信号处理算法(如视频编码/解码、2D/3D 图形、游戏、音频和语音处理、图像处理技术、电话和声音合成),其性能至少为 ARMv5 性能的 3 倍,为 ARMv6 SIMD 性能的 2 倍。

NEON 技术是通过清晰方式构建的,并可无缝用于其本身的独立流水线和寄存器文件。

NEON 技术是 ARM Cortex-A 系列处理器的 128 位 SIMD (单指令多数据)体系结构扩展,旨在为消费性多媒体应用提供灵活、强大的加速功能,从而明显改善用户体验。它具有 32 个寄存器,64 位宽(是 16 个寄存器,128 位宽的双倍视图)。

2.8.5 安全域(TrustZone)

ARM 安全域(TrustZone)技术是系统范围的安全方法,针对高性能计算平台上的大量应用,包括安全支付、数字版权管理 (DRM) 和基于 Web 的服务。

TrustZone 技术与 Cortex-A 处理器紧密集成,并通过 AMBA AXI 总线和特定 TrustZone 系统 IP 块在系统中进行扩展。此系统方法意味着,现在可保护外设(包括处理器旁边的键盘和屏幕),以确保恶意软件无法记录安全域中的个人数据、安全密钥或应用程序,或与其进行交互。

应用例子有以下几个。

- (1) 实现安全 PIN 输入, 在移动支付和银行业务中加强用户身份验证。
- (2) 安全 NFC 通信通道。
- (3) 数字版权管理。
- (4) 软件许可管理。
- (5) 基于忠诚度的应用。
- (6) 基于云的文档的访问控制。
- (7) 电子售票移动电视。

2.9 流水线

2.9.1 流水线的概念与原理

处理器按照一系列步骤来执行每一条指令,典型的步骤如下。

- (1) 从存储器读取指令 (fetch)。
- (2) 译码以鉴别它是属于哪一条指令(decode)。
- (3) 从指令中提取指令的操作数(这些操作数往往存在于寄存器中)(reg)。
- (4) 将操作数进行组合以得到结果或存储器地址(ALU)。
- (5) 如果需要,则访问存储器以存储数据 (mem)。
- (6) 将结果写回到寄存器组中(res)。

并不是所有的指令都需要上述的每一个步骤,但是,多数指令需要其中的多个



步骤。这些步骤往往使用不同的硬件功能,如 ALU 可能只在第 4 步中用到。因此,如果一条指令不是在前一条指令结束之前就开始,那么在每一步骤内处理器只有少部分的硬件在使用。

有一种方法可以明显改善硬件资源的使用率和处理器的吞吐量,这就是当前一条指令结束之前就开始执行下一条指令,即通常所说的流水线(Pipeline)技术。流水线是 RISC 处理器执行指令时采用的机制。使用流水线,可在取下一条指令的同时译码和执行其他指令,从而加快执行的速度。可以把流水线看作是汽车生产线,每个阶段只完成专门的处理器任务。

采用上述操作顺序,处理器可以这样来组织: 当一条指令刚刚执行完步骤(1)并转向步骤(2)时,下一条指令就开始执行步骤(1)。从原理上说,这样的流水线应该比没有重叠的指令执行快 6 倍,但由于硬件结构本身的一些限制,实际情况会比理想状态差一些。

2.9.2 流水线的分类

1. 3 级流水线 ARM 组织

到 ARM7 为止的 ARM 处理器使用简单的 3 级流水线,它包括下列流水线级。

- (1) 取指令 (Fetch): 从寄存器装载一条指令。
- (2) 译码(Decode): 识别被执行的指令,并为下一个周期准备数据通路的控制信号。在这一级,指令占有译码逻辑,不占用数据通路。
 - (3) 执行 (Excute): 处理指令并将结果写回寄存器。

图 2-5 所示为 3 级流水线指令的执行过程。

2. 5 级流水线 ARM 组织

图 2-5 3 级流水线指令的执行过

所有的处理器都要满足对高性能的要求。直到 ARM7 为止,在 ARM 核中使用的 3 级流水线的性价比还是很高的。但是,为了得到更高的性能,需要重新考虑处理器的组织结构。有两种方法来提高性能。

- (1)提高时钟频率。时钟频率的提高,必然引起指令执行周期的缩短,因此要求简化流水线每一级的逻辑,流水线的级数就要增加。
- (2)减少每条指令的平均指令周期数 CPI。这就要求重新考虑 3 级流水线 ARM 中多于 1 个流水线周期的实现方法,以便使其占有较少的周期,或者减少因指令相关造成的流水线停顿,也可以将两者结合起来。
- 3 级流水线 ARM 核在每一个时钟周期都访问存储器,或者取指令,或者传输数据。只是抓紧存储器不用的几个周期来改善系统性能,效果并不明显。为了改善CPI,存储器系统必须在每个时钟周期中给出多于一个的数据。方法是在每个时钟周期从单个存储器中给出多于 32 位数据,或者为指令或数据分别设置存储器。

基于以上原因,较高性能的 ARM 核使用了 5 级流水线。而且具有分开的指令



和数据存储器。把指令的执行分割为 5 部分而不是 3 部分,进而可以使用更高的时钟频率,分开的指令和数据存储器使核的 CPI 明显减少。

在 ARM9TDMI 中使用了典型的 5 级流水线。5 级流水线包括下面的流水线级。

- (1) 取指令 (Fetch): 从存储器中取出指令,并将其放入指令流水线。
- (2) 译码(Decode): 指令被译码,从寄存器堆中读取寄存器操作数。在寄存器堆中有3个操作数读端口,因此,大多数ARM指令能在1个周期内读取其操作数。
- (3) 执行(Execute):将其中1个操作数移位,并在ALU中产生结果。如果指令是Load 或Store 指令,则在ALU中计算存储器的地址。■
- (4)缓冲/数据(Buffer/Data):如果需要则访问数据存储器,否则ALU只是简单地缓冲1个时钟周期。
- (5)回写(Write-back):将指令的结果回写到寄存器组中,包括任何从寄存器读出的数据。

图 2-6 所示为 5 级流水线指令的执行过程。



在程序执行过程中,PC 值是基于 3 级流水线操作特性的。5 级流水线中提前 1 级来读取指令操作数,得到的值是不同的 (PC+4 而不是 PC+8)。这样产生的代码不兼容是不容许的。但 5 级流水线 ARM 完全仿真 3 级流水线的行为,在取指级增加的 PC 值被直接送到译码级的寄存器,穿过两级之间的流水线寄存器。下一条指令的 PC+4 等于当前指令的 PC+8,因此,未使用额外的硬件便得到了正确的 R15。

3. 6 级流水线 ARM 组织

在 ARM10 中,流水线的级数增加到 6 级,使系统的平均处理能力达到了 1.3 DMIPS/MHz。CPU 性能评估采用合成测试程序,较流行的有 Whetstone 和 Dhrystone 两种。Dhrystone 主要用于测整数计算能力,计算单位就是 DMIPS。DMIPS 可以理解为处理器单位时间内执行处理整数的指令的百万次数。而因为处理器的性能与工作频率密切相关,在不同工作频率下测算出的 DMIPS 是不同的,所以通常使用 DMIPS/MHz 作为标准,用于评估各个处理器的结构优劣和性能高低。图 2-7 所示为 6 级流水线上指令的执行过程。



2.9.3 影响流水线性能的因素

1. 互锁

在典型的程序处理过程中, 经常会遇到这样的情形, 即一条指令的结果被用作



下一条指令的操作数,如:

LDR R0, [R0, #0]

ADD RO, RO, R1

;在5级流水线上产生互锁

从例子中可以看出,流水线的操作产生中断,因为第1条指令的结果在第2条指令取数时还没有产生。第2条指令必须停止,直到结果产生为止。

2. 跳转指令

跳转指令也会破坏流水线的行为,因为后续指令的取指步骤受到跳转目标计算的影响,所以必须推迟。但是,当跳转指令被译码时,在它被确认是跳转指令之前,后续的取指操作已经发生。这样一来,已经被预取进入流水线的指令不得不丢弃。如果跳转目标的计算是在 ALU 阶段完成的,那么在得到跳转目标之前已经有两条指令按原有指令流读取。

显然,只有当所有指令都依照相似的步骤执行时,流水线的效率达到最高。如果处理器的指令非常复杂,每一条指令的行为都与下一条指令不同,那么就很难用流水线实现。

2.10 寄存器组织

ARM Cortex-A8 处理器有 40 个 32 位长的寄存器。

- (1) 32 个通用寄存器。
- (2) 7 个状态寄存器: 1 个 CPSR (Current Program Status Register, 当前程序状态寄存器), 6 个 SPSR (Saved Program Status Register, 备份程序状态寄存器)。
 - (3) 1个PC (Program Counter,程序计数器)。

ARM Cortex-A8 处理器共有 8 种不同的处理器模式,在每一种处理器模式中有一组相应的寄存器组。表 2-6 所示为 ARM 处理器的寄存器组织概要。

表 2-6

寄存器组织概要

User/Sys	FIQ	IRQ	SVC	Undef	Abort	Mon
R0						
R1						
R2	User mode					
R3	R0~	V				Monit
R4	R7,R15 和	User	User	User	User	or
R5	CPSR	mode	mode	mode	mode	mode R0 \sim
R6		$R0\sim$	R0∼	R0∼	R0∼	R12,R
R7		R12,R15	R12,R15	R12,R15	R12,R15	15
R8	R8	和 CPSR	和 CPSR	和 CPSR	和 CPSR	和
R9	R9					CPSR
R10	R10					
R11	R11					
R12	R12					
R13(SP)	R13	R13	R13	R13	R13	R13



R14(LR)	R14		R14	R14	R14	R14	R14
R15(PC)							
CPSR							
	SPSR	1 [SPSR	SPSR	SPSR	SPSR	

当前处理器的模式决定着哪组寄存器可操作。任何模式都可以存取下列寄存器。 器。

- (1) 相应的 R0~R12。
- (2) 相应的 R13 (the Stack Pointer, SP, 栈指向)和 R14 (the Link Register, LR, 链路寄存器)。
 - (3) 相应的 R15 (PC)。
 - (4) 相应的 CPSR。

特权模式(除 System 模式)还可以存取相应的 SPSR。通用寄存器根据其分组与否可以分为以下两类。

- (1) 未分组寄存器 (the Unbanked Register),包括 R0~R7。
- (2) 分组寄存器 (the Banked Register),包括 R8~R14。

1. 未分组寄存器

未分组寄存器包括 R0~R7。顾名思义,在所有处理器模式下对于每一个未分组寄存器来说,指的都是同一个物理寄存器。未分组寄存器没有被系统用于特殊的用途,任何可采用通用寄存器的应用场合都可以使用未分组寄存器。但由于其通用性,在异常中断所引起的处理器模式切换时,因其使用的是相同的物理寄存器,所以也就很容易使寄存器中的数据被破坏。

2. 分组寄存器

R8~R14 是分组寄存器,它们每一个访问的物理寄存器取决于当前的处理器模式。

对于分组寄存器 R8~R12 来说,每个寄存器对应两个不同的物理寄存器。一组用于除 FIQ 模式外的所有处理器模式,而另一组则专门用于 FIQ 模式。这样的结构设计有利于加快 FIQ 的处理速度。不同模式下寄存器的使用,要使用寄存器后缀名加以区分。例如,当使用 FIQ 模式下的寄存器时,寄存器 R8 和寄存器 R9分别记为 R8_fiq、R9_fiq;当使用用户模式下的寄存器时,寄存器 R8 和 R9 分别记为 R8_usr、R9_usr。在 ARM 体系结构中,R8~R12 没有任何指定的其他的用途,因此当 FIQ 中断到达时,不用保存这些通用寄存器,也就是说,FIQ 处理程序可以不必执行保存和恢复中断现场的指令,从而使中断处理过程非常迅速。所以 FIQ 模式常被用来处理一些时间紧急的任务,如 DMA 处理。

对于分组寄存器 R13 和 R14 来说,每个寄存器对应 8 组不同的物理寄存器。 其中的一组是用户模式和系统模式共用的,而另外 6 组分别用于其他 6 种模式。访问时需要指定它们的模式。名字形式如下:

(1) R13 <mode>;



(2) R14 <mode>.

其中,<mode>可以是以下几种模式之一: usr、sys、svc、abt、und、mon、irq及fiq。

R13 寄存器在 ARM 处理器中常用作堆栈指针,称为 SP。当然,这只是一种习惯用法,并没有任何指令强制性地使用 R13 作为堆栈指针,用户完全可以使用其他寄存器作为堆栈指针。而在 Thumb 指令集中,有一些指令强制性地将 R13 作为堆栈指针,如堆栈操作指令。

每一种异常模式都拥有自己的 R13。异常处理程序负责初始化自己的 R13,使 其指向该异常模式专用的栈地址。在异常处理程序入口处,将用到的其他寄存器的 值保存在堆栈中,返回时,重新将这些值加载到寄存器中。通过这种保护程序现场 的方法,通常不会破坏被其中断的程序现场。

寄存器 R14 又被称为链接寄存器(the Link Register, LR), 在 ARM 体系结构中具有下面两种特殊的作用。

- (1)每一种处理器模式用自己的 R14 存放当前子程序的返回地址。当通过 BL或 BLX 指令调用子程序时, R14 被设置成该子程序的返回地址。在子程序返回时, 把 R14 的值复制到程序计数器 (PC)。典型的做法是使用下列两种方法之一。
 - ① 执行下面任何一条指令。

MOV PC, LR

BX LR

② 在子程序入口处使用下面的指令将 PC 保存到堆栈中。

STMFD SP!, {<register>,LR}

在子程序返回时,使用如下相应的配套指令返回。

LDMFD SP!, {<register>,PC}

(2) 当异常中断发生时,该异常模式特定的物理寄存器 R14 被设置成该异常模式的返回地址,对于有些模式 R14 的值可能与返回地址有一个常数的偏移量(如数据异常使用 SUB PC, LR, #8 返回)。具体的返回方式与上面的子程序返回方式基本相同,但使用的指令稍微有些不同,以保证当异常出现时正在执行的程序的状态被完整保存。

R14 也可以被用作通用寄存器。

2.11 程序状态寄存器

当前程序状态寄存器(Current Program Status Register, CPSR)可以在任何处理器模式下被访问,它包含下列内容。

- (1) ALU(Arithmetic Logic Unit, 算术逻辑单元)状态标志的备份。
- (2) 当前的处理器模式。
- (3) 中断使能标志。
- (4) 设置处理器的状态(只在4T架构)。



每一种处理器模式下都有一个专用的物理寄存器作备份程序状态寄存器(Saved Program Status Register, SPSR)。当特定的异常中断发生时,这个物理寄存器负责存放当前程序状态寄存器的内容。当异常处理程序返回时,再将其内容恢复到当前程序状态寄存器。

CPSR 寄存器(和保存它的 SPSR 寄存器)中的位分配如图 2-8 所示。




图 2-8 程序状态寄存器格式

1. 标志位

N (Negative)、Z (Zero)、C (Carry) 和 V (Overflow)统称为条件标志位。这些条件标志位会根据程序中的算术指令或逻辑指令的执行结果进行修改,而且这些条件标志位可由大多数指令检测以决定指令是否执行。

在 ARM 4T 架构中,所有的 ARM 指令都可以条件执行,而 Thumb 指令却不能。

各条件标志位的具体含义如下。

- (1) N。本位设置成当前指令运行结果的 bit[31]的值。当两个由补码表示的有符号整数运算时,N=1表示运算的结果为负数; N=0表示结果为正数或零。
 - (2) Z。Z=1 表示运算的结果为零, Z=0 表示运算的结果不为零。
 - (3) C。下面分 4 种情况讨论 C 的设置方法。
- ① 在加法指令中(包括比较指令 CMN),当结果产生了进位,则 C=1,表示无符号数运算发生上溢出,其他情况下 C=0。
- ② 在减法指令中(包括比较指令 CMP),当运算中发生错位(即无符号数运算发生下溢出),则 C=0;其他情况下 C=1。
- ③ 对于在操作数中包含移位操作的运算指令(非加/减法指令), C 被设置成被移位寄存器最后移出去的位。
 - ④ 对于其他非加/减法运算指令, C的值通常不受影响。
 - (4) V。下面分两种情况讨论 V 的设置方法。
- ① 对于加/减运算指令,当操作数和运算结果都是以二进制的补码表示的带符号的数,且运算结果超出了有符号运算的范围时溢出。V=1表示符号位溢出。
- ② 对于非加/减法指令,通常不改变标志位 V 的值(具体可参照 ARM 指令手册)。

尽管以上 C 和 V 的定义看起来颇为复杂,但使用时在大多数情况下用一个简单的条件测试指令即可,不需要程序员计算出条件码的精确值即可得到需要的结果。



2. Q 标志位

在带 DSP 指令扩展的 ARMv5 及更高版本中,bit[27]被指定用于指示增强的 DAP 指令是否发生了溢出,因此也就被称为 Q 标志位。同样,在 SPSR 中 bit[27] 也被称为 Q 标志位,用于在异常中断发生时保存和恢复 CPSR 中的 Q 标志位。

在 ARMv5 以前的版本及 ARMv5 的非 E 系列处理器中,Q 标志位没有被定义,属于待扩展的位。

3. 控制位

CPSR 的低 8 位 (I、F、T 及 M[4:0]) 统称为控制位。当异常发生时,这些位的值将发生相应的变化。另外,如果在特权模式下,也可以通过软件编程来修改这些位的值。

- (1) 中断禁止位。
- I=1, IRQ 被禁止。
- F=1, FIQ 被禁止。
- (2) 状态控制位。
- T位是处理器的状态控制位。
- T=0,处理器处于 ARM 状态(即正在执行 32 位的 ARM 指令)。
- T=1,处理器处于 Thumb 状态(即正在执行 16 位的 Thumb 指令)。

当然,T 位只有在 T 系列的 ARM 处理器上才有效,在非 T 系列的 ARM 版本中,T 位将始终为 0。

(3) 模式控制位。

M[4:0]作为位模式控制位,这些位的组合确定了处理器处于哪种状态,表 2-7 所示为其具体含义。

只有表中列出的组合是有效的, 其他组合都无效。

表 2-7

状态控制位 M[4:0]

M[4:0]	处理器模式	可以访问的寄存器
0b10000	User	PC, R14~R0, CPSR
0b10001	FIQ	PC, R14_fiq~R8_fiq, R7~R0, CPSR, SPSR_fiq
0b10010	IRQ	PC, R14_irq~R13_irq, R12~R0, CPSR, SPSR_irq
0b10011	Supervisor	PC, R14_svc~R13_svc, R12~R0, CPSR, SPSR_svc
0b10111	Abort	PC, R14_abt~R13_abt, R12~R0, CPSR, SPSR_abt
0b11011	Undefined	PC, R14_und~R13_und, R12~R0, CPSR, SPSR_und
0b11111	System	PC, R14~R0, CPSR (ARM v4 及更高版本)
0b10110	Monitor	PC, R14_mon~R13_mon, R12~R0, CPSR, SPSR_mon

2.12 SAMSUNG S5PC100 处理器介绍

S5PC100 是一款低功耗、低成本、高性能的移动领域及普通应用的微处理解决方案,集成的 Cortex-A8 使用 v7 架构,以及支持众多的外设。



S5PC100 还采取了 64 位的内部总线架构,并包括许多性能强大的加速硬件,例如,针对于图形、图像加速、显示、伸缩裁剪、集成的多媒体格式编码 (MFC),硬件加速还支持实时会议、模拟电视输出、高清视频、PAL等。

S5PC100 还支持一个可扩展高端内存的接口,其中 DRAM 接口可配置支持 DDR、DDR2、LPDDR2。

其片上有如下几种功能。

- (1) 先进的电源管理系统。
- (2) 用于安全启动的片内 ROM/片内 RAM。
- (3) 8 位 ITU 601/656 摄像头接口,最大支持 800 万像素裁剪图像,以及 6 400 万像素的未裁剪图像。
- (4) 多格式编解码单元支持 MPEG-4/H.263/H.264 的编解码,可支持 720p/30 帧每秒。以及对 MPEG2/VC1/DIVx video 的解码,最大支持 720p/30 帧每秒。
 - (5) 支持 3D/2D 多媒体加速技术。
 - (6) 支持模拟电视信号输出及高清晰度多媒体接口。
 - (7) AC97 音频编解码接口, PCM 串行音频接口。
 - (8) 3 通道的 24 位 IIS 接口。
 - (9) 1个2通道的 IIC 总线控制器。
 - (10) 1 个 3 通道的 SPI 总线控制器。
 - (11) 4 通道 UART 接口,包括 1 个 4 兆波特率的蓝牙 2.0 接口。
 - (12)1个红外传感器端口。
 - (13) 1个 USB 2.0 OTG 控制器。
 - (14) 1个USB 1.1 Host。
 - (15) SD/MMC 高速数字信号卡接口。
 - (16) 24 通道的 DMA 控制器。
 - (17) 8×8 矩阵键盘。
 - (18) 10 通道的 12 位混合 ADC 接口。
 - (19) 可配置的 GPIO 资源。
 - (20) 实时时钟/PLL/看门狗等片上外设。

S5PC100 处理器支持大/小端模式存储字数据,其寻址空间可达 4 GB,对于外部 I/O 设备的数据宽度,可以是 8/16/32 位,所有的存储器 Bank(共有 15 个)都具有可编程的操作周期,而且支持各种 ROM 引导方式(NOR/Nand Flash、EEPROM/SD/USB/ONENAND等),其结构框图如图 2-9 所示。






图 2-9 S5PC100 结构框图

小结

本章介绍了ARM处理器的一些关键技术,如ARM核的工作模式、存储系统、流水线、寄存器组织等。并且列举了一款基于Cortex-A8核的处理器芯片S5PC100。通过本章的学习,学员可以对ARM核的一些关键技术有所认识。

思考与练习

- 1. 简述 ARM 可以工作的几种模式。
- 2. ARM 核有多少个寄存器?
- 3. 什么寄存器用于存储 PC 和 LR 寄存器?
- 4. R13 通常用来存储什么?
- 5. 哪种模式使用的寄存器最少?
- 6. CPSR 的哪一位反映了处理器的状态?



第三章

ARM 的指令集合

ARM 指令集可以分为跳转指令、数据处理指令、程序状态寄存器传输指令、Load/Store 指令、协处理器指令和异常中断产生指令。根据使用的指令类型不同,指令的寻址方式分为数据处理指令寻址方式和内存访问指令寻址方式。

本章主要内容:

- ARM 指令集;
- ARM 指令的寻址方式。

3-1 ARM 指令集

3.1.1 数据操作指令

数据操作指令是指对存放在寄存器中的数据进行操作的指令。主要包括数据传送指令、算术指令、逻辑指令、比较与测试指令及乘法指令。

如果在数据处理指令前使用 S 前缀,指令的执行结果将会影响 CPSR 中的标志位。数据处理指令如表 3-1 所示。

表 3-1

数据处理指令列表

助记符	操作	行 为
MOV	数据传送	
MVN	数据取反传送	
AND	逻辑与	Rd: =Rn AND op2
EOR	逻辑异或	Rd: =Rn EOR op2
SUB	减	Rd: =Rn - op2
RSB	逆向减	Rd: =op2 - Rn

续表

助 记 符	操作	行 为
ADD	加	Rd: =Rn + op2
ADC	带进位的加	Rd: =Rn + op2 + C
SBC	带进位的减	Rd: = Rn - op2 + C - 1
RSC	带进位的翻转减	Rd: $= op2 - Rn + C - 1$
TST	测试	Rn AND op2 并更新标志位



TEQ	测试相等	Rn EOR op2 并更新标志位
CMP	比较	Rn-op2 并更新标志位
CMN	负数比较	Rn+op2 并更新标志位
ORR	逻辑或	Rd: =Rn OR op2
BIC	位清 0	Rd: =Rn AND NOT (op2)

1. MOV 指令

MOV 指令是最简单的 ARM 指令,执行的结果就是把一个数 N 送到目标寄存器 Rd,其中 N 可以是寄存器,也可以是立即数。

MOV 指令多用于设置初始值或者在寄存器间传送数据。

MOV 指令将移位码(shifter_operand)表示的数据传送到目标寄存器 Rd,并根据操作的结果更新 CPSR 中相应的条件标志位。

(1) 指令的语法格式。

MOV{<cond>){S} <Rd>,<shifter_operand>

(2) 指令举例。

MOV RO, RO ; RO = RO… NOP 指令 MOV RO, RO, LSL#3 ; RO = RO * 8

如果 R15 是目标寄存器 Rd,则将修改程序计数器或标志位。这用于被调用的子函数结束后返回到调用代码,方法是把连接寄存器的内容传送到 R15。

 MOV
 PC, R14
 ; 退出到调用者,用于普通函数返回,PC 即 R15

 MOVS
 PC, R14
 ; 退出到调用者并恢复标志位,用于异常函数返回

(3) 指令的使用。

MOV 指令主要完成以下功能。

- ① 将数据从一个寄存器传送到另一个寄存器。
- ② 将一个常数值传送到寄存器中。
- ③ 实现无算术和逻辑运算的单纯移位操作,操作数乘以 2^n 可以用左移 n 位来实现。
- ④ 当 PC (R15) 用作目标寄存器 Rd 时,可以实现程序跳转,如"MOV PC, LR"。因此这种跳转可以实现子程序调用及从子程序返回,代替指令"B{BL}"。
- ⑤ 当 PC 作为目标寄存器 Rd 且指令中 S 位被设置时,则指令在执行跳转操作的同时,将当前处理器模式的 SPSR 寄存器的内容复制到 CPSR 中。这种指令"MOVS PC,LR"可以实现从某些异常中断中返回。

2. MVN 指令

MVN 是反相传送(Move Negative)指令。它将操作数的反码传送到目标寄存器 Rd。

MVN 指令多用于向寄存器传送一个负数或生成位掩码。

MVN 指令将 shifter_operand 表示的数据的反码传送到目标寄存器 Rd。并根据操作的结果更新 CPSR 中相应的条件标志位。



(1) 指令的语法格式。

MVN{<cond>}{S} <Rd>,<shifter operand>

(2) 指令举例。

MVN 指令和 MOV 指令相同,也可以把一个数 N 送到目标寄存器 Rd,其中 N 可以是立即数,也可以是寄存器。



这是逻辑非操作而不是算术操作,这个取反的值加1才是它的取负的值。

MVN R0, #4

; R0 = -5

MVN R0, #0

; R0 = -1

(3) 指令的使用。

MVN 指令主要完成以下功能。

- ① 向寄存器中传送一个负数。
- ② 生成位掩码(Bit Mask)。
- ③ 求一个数的反码。

3. AND 指令

AND 指令将 shifter_operand 表示的数值与寄存器 Rn 的值按位(Bitwise)做"逻辑与"操作,并将结果保存到目标寄存器 Rd 中,同时根据操作的结果更新 CPSR 寄存器。

(1) 指令的语法格式。

AND{<cond>}{S} <Rd>,<Rn>,<shifter_operand>

- (2) 指令举例。
- ① 保留 R0 中的 0 位和 1 位, 丢弃其余的位。

AND RO, RO, #3

② R2=R1&R3。

AND R2,R1,R3

③ R0=R0&0x01, 取出最低位数据。

ANDS R0, R0, #0x01

4. EOR 指令

EOR (Exclusive OR) 指令将寄存器 Rn 中的值和 shifter_operand 的值执行按位 "异或"操作,并将执行结果存储到目标寄存器 Rd 中,同时根据指令的执行结果 更新 CPSR 中相应的条件标志位。

(1) 指令的语法格式。

EOR{<cond>}{S} <Rd>,<Rn>,<shifter_operand>

(2) 指令举例。



① 反转 R0 中的位 0 和 1。

EOR RO, RO, #3

② 将 R1 的低 4 位取反。

EOR R1, R1, #0x0F

③ R2=R1 \wedge R0.

EOR R2, R1, R0

④ 将 R5 和 0x01 进行逻辑异或,结果保存到 R0,并根据执行结果设置标志位。

EORS R0,R5, #0x01

5. SUB 指令

SUB (Subtract) 指令从寄存器 Rn 中减去 shifter_operand 表示的数值,并将结果保存到目标寄存器 Rd 中,并根据指令的执行结果设置 CPSR 中相应的标志位。

(1) 指令的语法格式。

SUB{<cond>}{S} <Rd>,<Rn>,<shifter_operand>

- (2) SUB 指令举例。
- (1) R0=R1-R2

SUB R0, R1, R2

② R0=R1-256。

SUB RO, R1, #256

③ R0=R2-(R3<<1)。

SUB RO, R2, R3, LSL#1

6. RSB 指令

RSB (Reverse Subtract) 指令从寄存器 shifter_operand 中减去 Rn 表示的数值,并将结果保存到目标寄存器 Rd 中,并根据指令的执行结果设置 CPSR 中相应的标志位。

(1) 指令的语法格式。

RSB{<cond>){S} <Rd>,<Rn>,<shifter_operand>

(2) RSB 指令举例。

求一个 64 位数值的负数。64 位数放在寄存器 R0 与 R1 中,其负数放在 R2 和 R3 中。其中 R0 与 R2 中放低 32 位值。

RSBS R2,R0,#0

RSC R3,R1,#0

7. ADD 指令

ADD 指令将寄存器 shifter_operand 的值加上 Rn 表示的数值,并将结果保存到目标寄存器 Rd 中,并根据指令的执行结果设置 CPSR 中相应的标志位。

(1) 指令的语法格式。

ADD{<cond>}{S} <Rd>,<Rn>,<shifter_operand>



(2) ADD 指令举例。

```
ADD R0, R1, R2 ; R0 = R1 + R2

ADD R0, R1, #256 ; R0 = R1 + 256

ADD R0, R2, R3, LSL#1 ; R0 = R2 + (R3 << 1)
```

8. ADC 指令

ADC 指令将寄存器 shifter_operand 的值加上 Rn 表示的数值,再加上 CPSR 中的 C 条件标志位的值,将结果保存到目标寄存器 Rd 中,并根据指令的执行结果设置 CPSR 中相应的标志位。

(1) 指令的语法格式。

ADC{<cond>}{S} <Rd>,<Rn>,<shifter_operand>

(2) ADC 指令举例。

ADC 指令将把两个操作数加起来,并把结果放置到目标寄存器 Rd 中。它使用一个进位标志位,这样就可以做比 32 位大的加法。下面的例子将两个 128 位的数相加。

128 位结果: 寄存器 R0、R1、R2 和 R3。

第1个128位数: 寄存器 R4、R5、R6和R7。

第2个128位数:寄存器R8、R9、R10和R11。

```
      ADDS
      R0, R4, R8
      ;加低端的字

      ADCS
      R1, R5, R9
      ;加下1个字,带进位

      ADCS
      R2, R6, R10
      ;加第3个字,带进位

      ADCS
      R3, R7, R11
      ;加高端的字,带进位
```

9. SBC 指令

SBC(Subtract with Carry)指令用于执行操作数大于 32 位时的减法操作。该指令从寄存器 Rn 中减去 shifter_operand 表示的数值,再减去寄存器 CPSR 中 C 条件标志位的反码 [NOT(Carry Flag)],并将结果保存到目标寄存器 Rd 中,并根据指令的执行结果设置 CPSR 中相应的标志位。

(1) 指令的语法格式。

SBC{<cond>}{S} <Rd>,<Rn>,<shifter_operand>

(2) SBC 指令举例。

使用 SBC 实现 64 位减法, (R1, R0) - (R3, R2), 结果存放到(R1, R0)。

SUBS R0,R0,R2 SBCS R1,R1,R3

10. RSC 指令

RSC(Reverse Subtract with Carry)指从寄存器 shifter_operand 中减去 Rn 表示的数值,再减去寄存器 CPSR 中 C 条件标志位的反码 [NOT(Carry Flag)],并将结果保存到目标寄存器 Rd 中,并根据指令的执行结果设置 CPSR 中相应的标志



位。

(1) 指令的语法格式。

RSC{<cond>}{S} <Rd>,<Rn>,<shifter_operand>

(2) RSC 指令举例。

使用 RSC 指令求 64 位数值的负数。

RSBS R2,R0,#0

RSC R3,R1,#0

11. TST 测试指令

TST(Test)测试指令用于将一个寄存器的值和一个算术值进行比较,条件标志位根据两个操作数做"逻辑与"后的结果设置。

(1) 指令的语法格式。

TST{<cond>} <Rn>,<shifter_operand>

(2) TST 指令举例。

TST 指令类似于 CMP 指令,不产生放置到目标寄存器中的结果,而是在给出的两个操作数上进行操作并把结果反映到状态标志位上。使用 TST 指令来检查是否设置了特定的位。操作数 1 是要测试的数据而操作数 2 是一个位掩码。经过测试后,如果匹配则设置 Zero 标志,否则清除它。与 CMP 指令一样,该指令不需要指定 S后缀。

下面的指令用于测试在 R0 中是否设置了位 0。

TST RO, #%1

12. TEQ 指令

TEQ (Test Equivalence) 指令用于将一个寄存器的值和一个算术值做比较,条件标志位根据两个操作数做"逻辑异或"后的结果设置,以便后面的指令根据相应的条件标志来判断是否执行。

(1) 指令的语法格式。

TEQ{<cond>} <Rn>,<shifter_operand>

(2) TEQ 指令举例。

比较 R0 和 R1 是否相等,该指令不影响 CPSR 中的 V 位和 C 位。

TEQ RO,R1

TST 指令与 TEQ 指令的区别在于 TST 指令不保存运算结果。使用 TEQ 进行相等测试,常与 EQ 和 NE 条件码配合使用。当两个数据相等时,条件码 EQ 有效;否则条件码 NE 有效。

13. CMP 指令

CMP(Compare)指令使用寄存器 Rn 的值减去 shifter_operand 的值,根据操作的结果更新 CPSR 中相应的条件标志位,以便后面的指令根据相应的条件标志来



判断是否执行。

(1) 指令的语法格式。

CMP{<cond>} <Rn>,<shifter_operand>

(2) CMP 指令举例。

CMP 指令允许把一个寄存器的内容与另一个寄存器的内容或立即值进行比较, 更改状态标志来允许进行条件执行。它进行一次减法,但不存储结果,而是正确地 更改标志位。标志位表示的是操作数 1 与操作数 2 比较的结果(其值可能为大、小、 相等)。如果操作数 1 大于操作数 2,则此后的有 GT 后缀的指令将可以执行。

显然, CMP 不需要显式地指定 S 后缀来更改状态标志。

① 比较 R1 和立即数 10 并设置相关的标志位。

CMP R1,#10

② 比较寄存器 R1 和 R2 中的值并设置相关的标志位。

CMP R1,R2

通过上面的例子可以看出, CMP 指令与 SUBS 指令的区别在于 CMP 指令不保存运算结果,在进行两个数据大小判断时,常用 CMP 指令及相应的条件码来进行操作。

14. CMN 指令

CMN(Compare Negative)指令使用寄存器 Rn 的值减去 shifter_operand 的负数值(加上 shifter_operand),根据操作的结果更新 CPSR 中相应的条件标志位,以便后面的指令根据相应的条件标志来判断是否执行。

(1) 指令的语法格式。

CMN{<cond>} <Rn>,<shifter_operand>

(2) CMN 指令举例。

CMN 指令将寄存器 Rn 中的值加上 shifter_operand 表示的数值,根据加法的结果设置 CPSR 中相应的条件标志位。寄存器 Rn 中的值加上 shifter_operand 的操作结果对 CPSR 中条件标志位的影响,与寄存器 Rn 中的值减去 shifter_operand 的操作结果的相反数对 CPSR 中条件标志位的影响有细微的差别。当第 2 个操作数为 0或者为 0x800000000 时,两者结果不同。比如下面两条指令。

CMP Rn, #0

CMN Rn,#0

第1条指令使标志位 C 值为 1, 第2条指令使标志位 C 值为 0。

下面的指令使 R0 值加 1, 判断 R0 是否为 1 的补码, 若是,则 Z 置位。

CMN R0,#1

15. ORR 指令

ORR (logical OR) 为"逻辑或"操作指令,它将第 2 个源操作数 shifter_operand 的值与寄存器 Rn 的值按位做"逻辑或"操作,结果保存到 Rd 中。

(1) 指令的语法格式。



ORR{<cond>}{S} <Rd>,<Rn>,<shifter_operand>

- (2) ORR 指令举例。
- ① 设置 R0 中位 0 和 1。

ORR R0, R0, #3

② 将 R0 的低 4 位置 1。

ORR R0, R0, #0x0f

③ 使用 ORR 指令将 R2 的高 8 位数据移入到 R3 的低 8 位中。

MOV R1,R2,LSR #4

ORR R3, R1, R3, LSL #8

16. BIC 位清零指令

BIC(Bit Clear)位清零指令,将寄存器 Rn 的值与第 2 个源操作数 shifter_operand 的值的反码按位做"逻辑与"操作,结果保存到寄存器 Rd 中。

(1) 指令的语法格式。

BIC{<cond>}{S} <Rd>,<Rn>,<shifter_operand>

- (2) BIC 指令举例。
- ① 清除 R0 中的位 0、1 和 3, 保持其余的不变。

BIC R0, R0, #0x1011

② 将 R3 的反码和 R2 逻辑与,结果保存到 R1 中。

BIC R1, R2, R3

3.1.2 乘法指令

ARM 乘法指令是完成两个数据的乘法。两个 32 位二进制数相乘的结果是 64 位的积。在有些 ARM 的处理器版本中,将乘积的结果保存到两个独立的寄存器中。另外一些版本只将最低有效 32 位存放到一个寄存器中。

无论是哪种版本的处理器,都有乘一累加的变型指令,将乘积连续累加得到总和。而且有符号数和无符号数都能使用。对于有符号数和无符号数,结果的最低有效位是一样的。因此,对于只保留 32 位结果的乘法指令,不需要区分有符号数和无符号数这两种情况。

表 3-2 列出各种形式乘法指令的功能。

表 3-2

各种形式乘法指令

操作码[23:21]	助 记 符	意 义	操作
000	MUL	乘(保留 32 位结果)	$Rd: = (Rm \times Rs) [31:0]$
001	MLA	乘—累加(32 位结果)	$Rd: = (Rm \times Rs + Rn) [31:0]$
100	UMULL	无符号数长乘	RdHi: RdLo: =Rm × Rs
101	UMLAL	无符号数长乘—累加	RdHi: RdLo: += Rm × Rs
110	SMULL	有符号数长乘	RdHi: RdLo: = Rm × Rs
111	SMLAL	有符号数长乘—累加	RdHi: RdLo: += Rm × Rs

其中:



- ① "RdHi: RdLo"是由 RdHi(最高有效 32 位)和 RdLo(最低有效 32 位)连接形成的 64 位数, "[31:0]"只选取结果的最低有效 32 位;
 - ② 简单的赋值由":="表示;
 - ③ 累加(将右边加到左边)是由"+="表示。

各个乘法指令中的位 S(参考下文具体指令的语法格式)控制条件码的设置会产生以下结果。

- (1) 对于产生 32 位结果的指令形式,将标志位 N 设置为寄存器 Rd 的第 31 位的值;对于产生长乘结果的指令形式,将其设置为 RdHi 的第 31 位的值。
- (2) 对于产生 32 位结果的指令形式,如果寄存器 Rd 等于零,则标志位 Z 置位;对于产生长乘结果的指令形式,RdHi和 RdLo同时为零时,标志位 Z 置位。
 - (3) 将标志位 C 设置成无意义的值。
 - (4) 标志位 V 不变。

1. MUL 指令

MUL(Multiply)32 位乘法指令将 Rm 和 Rs 中的值相乘,结果的最低 32 位保存到寄存器 Rd 中。

(1) 指令的语法格式。

MUL{<cond>){S} <Rd>,<Rm>,<Rs>

- (2) 指令举例。
- \bigcirc R1=R2×R3.

MUL R1, R2, R3

② R0=R3×R7,同时设置 CPSR 中的 N 位和 Z 位。

MULS RO, R3, R7

2. MLA 乘—累加指令

MLA(Multiply Accumulate)32 位乘—累加指令将 Rm 和 Rs 中的值相乘,再将乘积加上第 3 个操作数,结果的最低 32 位保存到 Rd 中。

(1) 指令的语法格式。

MLA{<cond>}{S} <Rd>,<Rm>,<Rs>,<Rn>

(2) 指令举例。

完成 R1=R2×R3+10 的操作。

MOV R0, #0x0A

MLA R1, R2, R3, R0

3. UMULL 指令

UMULL (Unsigned Multiply Long) 为 64 位无符号乘法指令。它将 Rm 和 Rs 中的值做无符号数相乘,结果的低 32 位保存到 RdLo 中,高 32 位保存到 RdHi 中。

(1) 指令的语法格式。

UMULL{<cond>}{S} < RdLo>, < RdHi>, < Rm>, < Rs>



(2) 指令举例。

完成(R1, R0)=R5×R8 操作。

UMULL RO, R1, R5, R8

4. UMLAL 指令

UMLAL(Unsigned Multiply Accumulate Long)为 64 位无符号长乘—累加指令。指令将 Rm 和 Rs 中的值做无符号数相乘,64 位乘积与 RdHi、RdLo 相加,结果的低 32 位保存到 RdLo 中,高 32 位保存到 RdHi 中。

(1) 指令的语法格式。

UMLAL{<cond>){S} <RdLo>, <RdHi>, <Rm>, <Rs>

(2) 指令举例。

完成(R1, R0)=R5×R8+(R1, R0)操作。

UMLAL RO, R1, R5, R8

5. SMULL 指令

SMULL (Signed Multiply Long) 为 64 位有符号长乘法指令。指令将 Rm 和 Rs 中的值做有符号数相乘,结果的低 32 位保存到 RdLo 中,高 32 位保存到 RdHi中。

(1) 指令的语法格式。

SMULL{<cond>}{S} <RdLo>, <RdHi>, <Rm>, <Rs>

(2) 指令举例。

完成(R3, R2)=R7×R6 操作。

SMULL R2, R3, R7, R6

6. SMLAL 指令

SMLAL(Signed Multiply Accumulate Long)为 64 位有符号长乘—累加指令。指令将 Rm 和 Rs 中的值做有符号数相乘,64 位乘积与 RdHi、RdLo 相加,结果的低 32 位保存到 RdLo 中,高 32 位保存到 RdHi 中。

(1) 指令的语法格式。

SMLAL{<cond>}{S} <RdLo>,<RdHi>,<Rm>,<Rs>

(2) 指令举例。

完成(R3, R2)=R7×R6+(R3, R2)操作。

SMLAL R2, R3, R7, R6

3.1.3 Load/Store 指令

Load/Store 内存访问指令表示在 ARM 寄存器和存储器之间传送数据。ARM 指令中有 3 种基本的数据传送指令。

(1) 单寄存器 Load/Store 指令(Single Register): 这些指令表示在 ARM 寄存器和存储器之间提供更灵活的单数据项传送方式。数据项可以是字节、16 位半字或 32 位字。



- (2) 多寄存器 Load/Store 内存访问指令:这些指令的灵活性比单寄存器传送指令差,但可以使大量的数据更有效地传送。它们用于进程的进入和退出、保存和恢复工作寄存器以及复制存储器中的一块数据。
- (3) 单寄存器交换指令(Single Register Swap): 这些指令允许寄存器和存储器中的数值进行交换,在一条指令中有效地完成 Load/Store 操作。它们在用户级编程中很少用到。它的主要用途是在多处理器系统中实现信号量(Semaphores)的操作,以保证不会同时访问公用的数据结构。

1. 单寄存器的 Load/Store 指令

这种指令用于把单一的数据传入或者传出一个寄存器。支持的数据类型有字节(8位)、半字(16位)和字(32位)。

表 3-3 所示为所有单寄存器的 Load/Store 指令。

表 3-3

单寄存器 Load/Store 指令

指 令	作用	操作
LDR	把存储器中的一个字装入一个寄存器	Rd←mem32[address]
STR	将寄存器中的字保存到存储器	Rd→mem32[address]
LDRB	把一个字节装入一个寄存器	Rd←mem8[address]
STRB	将寄存器中的低 8 位字节保存到存储器	Rd→mem8[address]
LDRH	把一个半字装入一个寄存器	Rd←mem16[address]
STRH	将寄存器中的低 16 位半字保存到存储器	Rd→mem16[address]
LDRBT	用户模式下将一个字节装入寄存器	Rd←mem8[address] under user mode
STRBT	用户模式下将寄存器中的低8位字节保存到存储器	Rd→mem8[address] under user mode
LDRT	用户模式下把一个字装入一个寄存器	Rd←mem32[address]under user mode
STRT	用户模式下将存储器中的字保存到寄存器	Rd→mem32[address]under user mode
LDRSB	把一个有符号字节装入一个寄存器	Rd←sign{mem8[address]}
LDRSH	把一个有符号半字装入一个寄存器	Rd←sign{mem16[address]}

(1) LDR 指令。

LDR 指令用于从内存中将一个 32 位的字读取到目标寄存器。

① 指令的语法格式。

LDR{<cond>} <Rd>, <addr_mode>

② 指令举例。

LDR R1, [R0, #0x12] ;将 R0+12 地址处的数据读出,保存到 R1 中(R0 的值不变)

LDR R1, [R0] ;将 R0 地址处的数据读出,保存到 R1 中(零偏移)

LDR R1, [R0, R2] ;将 R0+R2 地址的数据读出,保存到 R1 中(R0 的值不变)

LDR R1, [R0, R2, LSL #2] ;将 R0+R2×4 地址处的数据读出,保存到 R1 中(R0、

R2 的值不变)

LDR Rd, label ; label 为程序标号, label 必须是当前指令的-4~

4 KB 范围内



LDR Rd, [Rn], #0x04 ; Rn 的值用作传输数据的存储地址。在数据传送后,将偏移量

0x04与Rn相

加,结果写回到Rd中。Rd不允许是R15

(2) STR 指令。

STR 指令用于将一个 32 位的字数据写入到指令中指定的内存单元。

① 指令的语法格式。

STR{<cond>} <Rd>, <addr mode>

② 指令举例。

LDR/STR 指令用于对内存变量的访问、内存缓冲区数据的访问、查表、外围 部件的控制操作等。若使用 LDR 指令加载数据到 PC 寄存器,则实现程序跳转功 能,这样也就实现了程序散转。

a. 变量访问。

NumCount EQU 0x40003000 ;定义变量 NumCount

LDR R0,=NumCount

;使用 LDR 伪指令装载 NumCount 的地址到 RO

LDR R1, [R0]

;取出变量值

ADD R1, R1, #1

; NumCount=NumCount+1

STR R1, [R0]

;保存变量

b. GPIO 设置。

GPIO-BASE EOU 0xe0028000

;定义 GPIO 寄存器的基地址

LDR R0,=GPIO-BASE

LDR

R1,=0x00ffff00

;将设置值放入寄存器

STR R1, [R0, #0x0C]

;IODIR=0x00ffff00,IOSET的地址为0xE0028004

c. 程序散转。

MOV R2, R2, LSL #2

;功能号乘以 4, 以便查表

LDR PC, [PC, R2]

;查表取得对应功能子程序地址并跳转

NOP

FUN-TAB DCD FUN-SUB0

DCD FUN-SUB1

DCD FUN-SUB2

(3) LDRB 指令。

LDRB 指令根据 addr mode 所确定的地址模式将一个 8 位字节读取到指令中的 目标寄存器 Rd。

指令的语法格式:

LDR{<cond>}B <Rd>, <addr_mode>

(4) STRB 指令。

STRB 指令从寄存器中取出指定的 8 位字节放入寄存器的低 8 位,并将寄存器



的高位补 0。

指令的语法格式:

STR{<cond>}B <Rd>,<addr_mode>

(5) LDRH 指令。

LDRH 指令用于从内存中将一个 16 位的半字读取到目标寄存器 Rd。如果指令的内存地址不是半字节对齐的,指令的执行结果不可预知。指令的语法格式:

LDR{<cond>}H <Rd>, <addr_mode>

(6) STRH 指令。

STRH 指令可实现从寄存器中取出指定的 16 位半字放入寄存器的低 16 位,并将寄存器的高位补 0。

指令的语法格式:

STR{<cond>}H <Rd>,<addr_mode>

2. 多寄存器的 Load/Store 内存访问指令

多寄存器的 Load/Store 内存访问指令也叫批量加载/存储指令,它可以实现在一组寄存器和一块连续的内存单元之间传送数据。LDM 用于加载多个寄存器,STM 用于存储多个寄存器。多寄存器的 Load/Store 内存访问指令允许一条指令传送 16 个寄存器的任何子集或所有寄存器。

多寄存器的 Load/Store 内存访问指令主要用于现场保护、数据复制和参数传递等。

表 3-4 所示为多寄存器的 Load/Store 内存访问指令。

表 3-4

多寄存器的 Load/Store 内存访问指令

指 令	作用	操作
LDM	装载多个寄存器	$\{Rd\}*N \leftarrow mem32[start address+4*N]$
STM	保存多个寄存器	{Rd}*N→mem32[start address+4*N]

(1) LDM 指令。

LDM 指令可实现将数据从连续的内存单元中读取到指令中指定的寄存器列表中的各寄存器中。当 PC 包含在 LDM 指令的寄存器列表中时,指令从内存中读取的字数据将被作为目标地址值,指令执行后程序将从目标地址处开始执行,从而实现了指令的跳转。

指令的语法格式:

LDM{<cond>}<addressing_mode> <Rn>{!}, <registers>

寄存器 $R0 \sim R15$ 分别对应于指令编码中 $bit[0] \sim bit[15]$ 位。如果 Ri 存在于寄存器列表中,则相应的位等于 1,否则为 0。

(2) STM 指令。

STM 指令可实现将指令中寄存器列表中的各寄存器数值写入到连续的内存单元中。主要用于块数据的写入、数据栈操作及进入子程序时保存相关寄存器的操作。



指令的语法格式:

STM{<cond>}<addressing mode> <Rn>{!}, <registers>

(3) 数据传送指令应用。

LDM/STM 批量加载/存储指令可以实现在一组寄存器和一块连续的内存单元之间传输数据。LDM 为加载多个寄存器,STM 为存储多个寄存器。允许一条指令传送 16 个寄存器的任何子集或所有寄存器。

指令的语法格式如下:

LDM{cond}<模式> Rn{!},reglist{^} STM{cond}<模式> Rn{!}, reglist {^}

LDM/STM 的主要用途有现场保护、数据复制和参数传递等。其模式有 8 种,其中前面 4 种用于数据块的传输,后面 4 种是堆栈操作,如下所示。

IA: 每次传送后地址加 4。

IB: 每次传送前地址加 4。

DA: 每次传送后地址减 4。

DB: 每次传送前地址减 4。

FD: 满递减堆栈。

ED: 空递减堆栈。

FA: 满递增堆栈。

EA: 空递增堆栈。

其中,寄存器 Rn 为基址寄存器,装有传送数据的初始地址,Rn 不允许为 R15;后缀"!"表示最后的地址写回到 Rn 中;寄存器列表 reglist 可包含多于一个寄存器或寄存器范围,使用","分开,如{R1,R2,R6~R9},寄存器由小到大排列;"^"后缀不允许在用户模式下使用,只能在系统模式下使用。若 LDM 指令在寄存器列表中包含有 PC 时使用,那么除了正常的多寄存器传送外,还可将 SPSR 复制到 CPSR 中,可用于异常处理返回;使用"^"后缀进行数据传送且寄存器列表不包含 PC 时,加载/存储的是用户模式寄存器,而不是当前模式寄存器。

LDMIA R0! , {R3 \sim R9} ;加载 R0 指向的地址上的多字数据,保存到 R3 \sim R9 中, R0 值更新

STMIA R1!, {R3~R9} ;将 R3~R9 的数据存储到 R1 指向的地址上, R1 值更新

STMFD SP!, {R0~R7, LR} ;现场保存,将R0~R7、LR入栈

LDMFD SP!, {RO~R7, PC} ;恢复现场,异常处理返回

在进行数据复制时,先设置好源数据指针,然后使用块复制寻址指令LDMIA/STMIA、LDMIB/STMIB、LDMDA/STMDA、LDMDB/STMDB 进行读取和存储。而进行堆栈操作时,则要先设置堆栈指针,一般先使用 SP,然后使用堆栈寻址指令 STMFD/LDMFD、STMED/LDMED、STMEA/LDMEA 实现堆栈操作。

数据是存储在基址寄存器的地址之上还是之下?地址是存储在第1个值之前还是之后?增加还是减少?多寄存器的Load/Store内存访问指令映射如表 3-5 所示。



表 3-5

多寄存器的 Load/Store 内存访问指令映射

		向 上	生长	向下生长		
		满	空	满	空	
增加	之前	STMIB			LDMIB	
	∠ 刑	STMFA			LDMED	
	之后		STMIA	LDMIA		
			STMEA	LDMFD		
减少	之前		LDMDB	STMDB		
	く則		LDMEA	STMFD		
	之后	LDMDA			STMDA	
	乙后	LDMFA			STMED	

【举例】 使用 LDM/STM 进行数据复制。

LDR RO, = SrcData

;设置源数据地址

LDR R1,=DstData

;设置目标地址

LDMIA R0, $\{R2 \sim R9\}$

;加载 8 字数据到寄存器 R2~R9

STMIA R1, $\{R2 \sim R9\}$

;存储寄存器 R2~R9 到目标地址

【举例】 使用 LDM/STM 进行现场寄存器保护,常在子程序或异常处理使用。

SENDBYTE

STMFD SP!, {RO~R7, LR} ;寄存器压栈保护

...

BL DELAY ;调用 DELAY 子程序

...

LDMFD SP!, {RO~R7, PC} ;恢复寄存器,并返回

3. 单数据交换指令

单数据交换指令是 Load/Store 指令的一种特例,它把一个寄存器单元的内容与寄存器内容交换。交换指令是一个原子操作(Atomic Operation),也就是说,在连续的总线操作中读/写一个存储单元,在操作期间阻止其他任何指令对该存储单元的读/写。交换指令如表 3-6 所示。

表 3-6

交换指令

指 令	作用	操作
SWP	字交换	tmp=mem32[Rn] mem32[Rn]=Rm
SWP	于 父 撰	Rd=tmp
	2-11-2-16	tmp=mem8[Rn]
SWPB	字节交换	mem8[Rn]=Rm Rd=tmp
		Ru trip

(1) SWP 字交换指令。



SWP 指令用于将内存中的一个字单元和一个指定寄存器的值相交换。操作过程如下:假设内存单元地址存放在寄存器<Rn>中,指令将<Rn>中的数据读取到目标寄存器 Rd 中,同时将另一个寄存器<Rm>的内容写入到该内存单元中。当<Rd>和<Rm>为同一个寄存器时,指令交换该寄存器和内存单元的内容。

指令的语法格式:

SWP{<cond>} <Rd>, <Rm>, [<Rn>]

(2) SWPB 字节交换指令。

SWPB 指令用于将内存中的一个字节单元和一个指定寄存器的低 8 位相交换,操作过程如下:假设内存单元地址存放在寄存器<Rn>中,指令将<Rn>中的数据读取到目标寄存器 Rd 中,目标寄存器 Rd 的高 24 位设为 0,同时将另一个寄存器<Rm>的低 8 位内容写入到该内存字节单元中。当<Rd>和<Rm>为同一个寄存器时,指令交换该寄存器低 8 位内容和内存字节单元的内容。

指令的语法格式:

SWP{<cond>}B <Rd>, <Rm>, [<Rn>]

(3) 交换指令的应用。

SWP 指令用于将一个内存单元(该单元地址放在寄存器 Rn 中)的内容读取到一个目标寄存器 Rd 中,同时将另一个寄存器 Rm 的内容写到该内存单元中,使用 SWP 可实现信号量操作。

指令的语法格式:

SWP{cond}B Rd,Rm,[Rn]

其中,B为可选后缀。若有B,则交换字节;否则交换 32 位字。Rd 为目标寄存器,存储从存储器中加载的数据,同时,Rm中的数据将会被存储到存储器中。若Rm与Rd相同,则将寄存器与存储器内容进行交换。Rn 为要进行数据交换的存储器地址,Rn 不能与Rd 和Rm 相同。

SWP 指令举例:

 SWP R1,R1,[R0]
 ;将 R1 的内容与 R0 指向的存储单元内容进行交换

 SWPB R1,R2,[R0]
 ;将 R0 指向的存储单元内容读取一字节数据到 R1 中(高

24; 位清零),并将

R2 的内容写入到该内存单元中(最低字节有效)

使用 SWP 指令可以方便地进行信号量操作。

12C SEM 0x40003000 EQU 12C SEM WAIT R0,#0 VOM $R0, =12C_SEM$ LDR ;取出信号量,并将其设为0 SWP R1,R1,[R0] ;判断是否有信号 R1,#0 CMP 12C SEM WAIT ;若没有信号则等待 BEO



3.1.4 跳转指令

跳转(B)和跳转连接(BL)指令是改变指令执行顺序的标准方式。ARM一般按照字地址顺序执行指令,需要时使用条件执行跳过某段指令。只要程序必须偏离顺序执行,就要使用控制流指令来修改程序计数器。尽管在特定情况下还有其他几种方式可以实现这个目的,但转移和转移连接指令是标准的方式。

跳转指令改变程序的执行流程或者调用子程序。这种指令使得一个程序可以使用子程序、if-then-else 结构及循环。执行流程的改变迫使程序计数器(PC)指向一个新的地址,ARMv5 架构指令集包含的跳转指令如表 3-7 所示。

表 3-7

ARMv5 架构跳转指令

助 记 符	说明	操作
В	跳转指令	pc←label
BL	带返回的连接跳转	pc←label (lr←BL 后面的第一条指令)
BX	跳转并切换状态	pc←Rm&0xfffffffe, T←Rm&1
BLX	带返回的跳转并切换状态	pc←lable, T←1 pc←Rm&0xfffffffe, T←Rm&1 lr←BL 后面的第一条指令

另一种实现指令跳转的方式是通过直接向 PC 寄存器中写入目标地址值,实现在 4 GB 地址空间中任意跳转,这种跳转指令又称为长跳转。如果在长跳转指令之前使用"MOV LR"或"MOV PC"等指令,可以保存将来返回的地址值,也就实现了在 4 GB 的地址空间中的子程序调用。

1. 跳转指令 B 及带连接的跳转指令 BL

跳转指令B使程序跳转到指定的地址执行程序。带连接的跳转指令BL将下一条指令的地址复制到R14(即返回地址链接寄存器LR)寄存器中,然后跳转到指定地址运行程序。需要注意的是,这两条指令和目标地址处的指令都要属于ARM指令集。两条指令都可以根据CPSR中的条件标志位的值决定指令是否执行。

(1) 指令的语法格式。

B{L}{<cond>} <target_address>

BL 指令用于实现子程序调用。子程序的返回可以通过将 LR 寄存器的值复制到 PC 寄存器来实现。下面 3 种指令可以实现子程序返回。

- ① BX R14 (如果体系结构支持 BX 指令)。
- ② MOV PC, R14。
- ③ 当子程序在入口处使用了压栈指令:

STMFD R13!, {<registers>, R14}

可以使用指令:

LDMFD R13! , {<registers>, PC}

将子程序返回地址放入 PC 中。

ARM 汇编器通过以下步骤计算指令编码中的 signed immed 24。

① 将 PC 寄存器的值作为本跳转指令的基地址值。



- ② 从跳转的目标地址中减去上面所说的跳转的基地址,生成字节偏移量。由于 ARM 指令是字对齐的,所以该字节偏移量为 4 的倍数。
- ③ 当上面生成的字节偏移量超过-33 554 432~+33 554 430 时,不同的汇编器使用不同的代码产生策略。
- ④ 否则,将指令编码字中的 signed_immed_24 设置成上述字节偏移量的 bits[25:2]。
 - (2)程序举例。
 - ① 程序跳转到 LABLE 标号处。

B LABLE

ADD R1, R2, #4

ADD R3, R2, #8

SUB R3, R3, R1

LABLE

SUB R1, R2, #8

- ② 跳转到绝对地址 0x1234 处。
- B 0x1234
- ③ 跳转到子程序 func 处执行,同时将当前 PC 值保存到 LR 中。

BL func

④ 条件跳转: 当 CPSR 寄存器中的 C 条件标志位为 1 时,程序跳转到标号 LABLE 处执行。

BCC LABLE

⑤ 通过跳转指令建立一个无限循环。

LOOP

ADD R1, R2, #4

ADD R3, R2, #8

SUB R3, R3, R1

B LOOP

⑥ 通过使用跳转使程序体循环 10 次。

MOV R0, #10

LOOP

SUBS R0,#1

BNE LOOP

⑦ 条件子程序调用示例。

•••

CMP R0,#5

;如果 R0<5

BLLT SUB1

;则调用

BLGE SUB2

;否则调用 SUB2



2. 带状态切换的跳转指令 BX

带状态切换的跳转指令 BX 使程序跳转到指令中指定的参数 Rm 指定的地址执行程序, Rm 的第 0 位复制到 CPSR 中 T 位, bit[31:1]移入 PC。若 Rm 的 bit[0]为 1,则跳转时自动将 CPSR 中的标志位 T 置位,即把目标地址的代码解释为 Thumb 代码; 若 Rm 的位 bit[0]为 0,则跳转时自动将 CPSR 中的标志位 T 复位,即把目标地址代码解释为 ARM 代码。

(1) 指令的语法格式。

BX{<cond>} <Rm>

- ① 当 Rm[1:0]=0x10 时,指令的执行结果不可预知。因为在 ARM 状态下,指令是 4 字节对齐的。
- ② PC 可以作为 Rm 寄存器使用,但这种用法不推荐使用。当 PC 作为 Rm 使用时,指令"BX PC"便程序跳转到当前指令下面第 2 条指令处执行。虽然这样跳转可以实现,但最好使用下面的指令完成这种跳转。

MOV PC, PC

或

ADD PC, PC, #0

- (2) 指令举例。
- ① 跳转到 R0 中的地址,如果 R0[0]=1,则进入 Thumb 状态。

BX R0

② 跳转到 R0 指定的地址,并根据 R0 的最低位来切换处理器状态。

ADRL R0, ThumbFun+1

BX R0

3. 带状态切换的连接跳转指令 BLX

带连接和状态切换的跳转指令(Branch with Link Exchange, BLX)使用标号,用于使程序跳转到 Thumb 状态或从 Thumb 状态返回。该指令为无条件执行指令,并用分支寄存器的最低位来更新 CPSR 中的 T 位,将返回地址写入到链接寄存器 LR 中。

(1) 语法格式。

BLX <target add>

其中,<target add>为指令的跳转目标地址。该地址根据以下规则计算。

- ① 将指令中指定的 24 位偏移量进行符号扩展,形成 32 位立即数。
- ② 将结果左移两位。
- ③ 位 H(bit[24])加到结果地址的第1位(bit[1])。
- ④ 将结果累加进程序计数器 (PC) 中。

计算偏移量的工作一般由 ARM 汇编器来完成。这种形式的跳转指令只能实现 -32~32 MB 空间的跳转。

- (2) 指令的使用。
- ① 从 Thumb 状态返回到 ARM 状态,使用 BX 指令。



BX R14

② 可以在子程序的入口和出口增加栈操作指令。

PUSH {<registers>,R14}

•••

POP {<registers>, PC}

3.1.5 状态操作指令

ARM 指令集提供了两条指令,可直接控制程序状态寄存器(Program State Register, PSR)。MRS 指令用于把 CPSR 或 SPSR 的值传送到一个寄存器; MSR 与之相反,把一个寄存器的内容传送到 CPSR 或 SPSR。这两条指令相结合,可用于对 CPSR 和 SPSR 进行读/写操作。程序状态寄存器指令如表 3-8 所示。

表 3-8

程序状态寄存器指令

指 令	作用	操作
MRS	把程序状态寄存器的值送到一个通用寄存器	Rd=SPR
MSR	把通用寄存器的值送到程序状态寄存器或把一 个立即数送到程序状态字	PSR[field]=Rm 或 PSR[field]=immediate

在指令语法中可看到一个称为 field 的项,它可以是控制(C)、扩展(X)、状态(S)及标志(F)的组合。

1. MRS

在 ARM 处理器中, 只有 MRS 指令可以将状态寄存器 CPSR 或 SPSR 读出到通用寄存器中。

(1) 指令的语法格式。

MRS{cond} Rd, PSR

其中,Rd 为目标寄存器,Rd 不允许为程序计数器(PC)。PSR 为 CPSR 或 SPSR。

(2) 指令举例。

MRS R1, CPSR ;将 CPSR 状态寄存器读出,保存到 R1 中

MRS R2, SPSR ;将 SPSR 状态寄存器读出,保存到 R2 中

MRS 指令读取 CPSR,可用来判断 ALU 的状态标志及 IRQ/FIQ 中断是否允许等;在异常处理程序中,读 SPSR 可指定进入异常前的处理器状态等。另外,进程切换或允许异常中断嵌套时,也需要使用 MRS 指令读取 SPSR 状态值并保存起来。

2. MSR

在 ARM 处理器中,只有 MSR 指令可以直接设置状态寄存器 CPSR 或 SPSR。(1)指令的语法格式。

MSR{cond} PSR_field, #immed_8r

MSR{cond} PSR_field, Rm

其中, PSR 是指 CPSR 或 SPSR。field 设置状态寄存器中需要操作的位。状态



寄存器的 32 位可以分为 4 个 8 位的域(field)。bits[31:24]为条件标志位域,用 f 表示; bits[23:16]为状态位域,用 s 表示; bits[15:8]为扩展位域,用 x 表示; bits[7:0]为控制位域,用 c 表示; immed_8r 为要传送到状态寄存器指定域的立即数,8 位; Rm 为要传送到状态寄存器指定域的数据源寄存器。

(2) 指令举例。

MSR CPSR_c, #0xD3 ; CPSR[7:0]=0xD3, 切换到管理模式

MSR CPSR cxsf,R3 ;CPSR=R3



只有在特权模式下才能修改状态寄存器。

程序中不能通过 MSR 指令直接修改 CPSR 中的 T 位控制位来实现 ARM 状态/Thumb 状态的切换,必须使用 BX 指令来完成(因为 BX 指令属转移指令,它会打断流水线状态,实现处理器状态的切换)。MRS 与 MSR 配合使用,实现 CPSR 或 SPSR 寄存器的读一修改一写操作,可用来进行处理器模式切换及允许/禁止 IRQ/FIQ 中断等设置。

3. 程序状态寄存器指令的应用

【举例】 使能 IRO 中断。

ENABLE_IRQ

MRS R0, CPSR

BIC R0, R0, #0x80

MSR CPSR_c, R0

MOV PC, LR

【举例】 禁止 IRO 中断。

DISABLE_IRQ

MRS RO, CPSR

ORR R0, R0, #0x80

MSR CPSR_c, R0

MOV PC, LR

【举例】 堆栈指令初始化。

INITSTACK

MOV RO, LR

;保存返回地址

;设置管理模式堆栈

MSR CPSR_c, #0xD3

LDR SP, StackSvc

;设置中断模式堆栈

MSR CPSR_c, #0xD2

LDR SP, StackSvc



3.1.6 协处理器指令

ARM 体系结构允许通过增加协处理器来扩展指令集。最常用的协处理器是用于控制片上功能的系统协处理器。例如,控制 Cache 和存储管理单元的 CP15 寄存器。此外,还有用于浮点运算的浮点 ARM 协处理器,各生产商还可以根据需要开发自己的专用协处理器。

ARM 协处理器具有自己专用的寄存器组,它们的状态由控制 ARM 状态的指令的镜像指令来控制。

程序的控制流指令由 ARM 处理器来处理,所有协处理器指令只能同数据处理和数据传送有关。按照 RISC 的 Load/Store 体系原则,数据的处理和传送指令是被清楚分开的,因此它们有不同的指令格式。

ARM 处理器支持 16 个协处理器,在程序执行过程中,每个协处理器忽略 ARM 和其他协处理器指令。当一个协处理器硬件不能执行属于它的协处理器指令时,将产生一个未定义指令异常中断,在该异常中断处理过程中,可以通过软件仿真该硬件操作。如果一个系统中不包含向量浮点运算器,则可以选择浮点运算软件包来支持向量浮点运算。

ARM 协处理器可以部分地执行一条指令,然后产生中断。如除法运算除数为 0 和溢出,这样可以更好地处理运行时产生 run-time-generated 的异常。但是,指令的部分执行是由协处理器完成的,此过程对 ARM 来说是透明的。当 ARM 处理器重新获得执行时,它将从产生异常的指令处开始执行。

对某一个协处理器来说,并不一定用到协处理器指令中的所有的域。具体协处理器如何定义和操作完全由协处理器的制造商自己决定,因此,ARM 协处理器指令中的协处理器寄存器的标识符及操作助记符也有各种不同的实现定义。程序员可以通过宏来定义这些指令的语法格式。

ARM 协处理器指令可分为以下 3 类。

- (1)协处理器数据操作。协处理器数据操作完全是协处理器内部操作,它完成协处理器寄存器的状态改变。如浮点加运算,在浮点协处理器中将两个寄存器相加,结果放在第3个寄存器中。这类指令包括 CDP 指令。
- (2) 协处理器数据传送指令。这类指令可实现从寄存器读取数据装入协处理器寄存器,或可将协处理器寄存器的数据装入存储器。因为协处理器可以支持自己的数据类型,所以每个寄存器传送的字数与协处理器有关。ARM 处理器产生存储器地址,但传送的字节由协处理器控制。这类指令包括 LDC 指令和 STC 指令。
- (3)协处理器寄存器传送指令。在某些情况下,需要 ARM 处理器和协处理器之间传送数据。如一个浮点运算协处理器,FIX 指令从协处理器寄存器取得浮点数据,将它转换为整数,并将整数传送到 ARM 寄存器中。经常需要用浮点比较产生的结果来影响控制流,因此,比较结果必须传送到 ARM 的 CPSR 中。这类协处理器寄存器传送指令包括 MCR 和 MRC。

表 3-9 所示为所有协处理器处理指令。

表 3-9

协处理器处理指令

助记符

操作



CDP	协处理器数据操作
LDC	装载协处理器寄存器
MCR	从 ARM 寄存器传数据到协处理器寄存器
MRC	从协处理器寄存器传数据到 ARM 寄存器
STC	存储协处理器寄存器

3.1.7 异常产生指令

ARM 指令集中提供了两条产生异常的指令,通过这两条指令可以用软件的方法实现异常。表 3-10 所示为 ARM 异常产生指令。

表 3-10

ARM 异常产生指令

助 记 符	含 义	操作
SWI	软中断指令	产生软中断,处理器进入管理模式
ВКРТ	断点中断指令	处理器产生软件断点

1. 中断指令

软件中断指令(Software Interrupt, SWI)用于产生软中断,实现从用户模式变换到管理模式,CPSR保存到管理模式的SPSR中,执行转移到SWI向量。在其他模式下也可以使用SWI指令,处理器同样切换到管理模式。

(1) 指令的语法格式。

SWI{<cond>} <immed_24>

- (2) 指令举例。
- ① 产生软中断,中断立即数为0。

SWI (

② 产生软中断,中断立即数为 0x123456。

SWI 0x123456

- ③ 使用 SWI 指令时,通常使用以下两种方法进行参数传递。
- a. 指令 24 位的立即数指定了用户请求的类型,中断服务程序的参数通过寄存器传递。

下面的程序产生一个中断号为12的软中断。

MOV R0,#34

;设置功能号为34

SWI 12

;产生软中断,中断号为12

b. 另一种情况,指令中的24位立即数被忽略,用户请求的服务类型由寄存器R0的值决定,参数通过其他寄存器传递。

下面的例子通过 R0 传递中断号, R1 传递中断的子功能号。

 MOV
 R0,#12
 ;设置 12 号软中断

 MOV
 R1,#34
 ;设置功能号为 34

 SWI
 0
 ;

④ 在 SWI 异常中断处理程序中,取出 SWI 立即数的步骤为:首先确定引起软中断的 SWI 指令是 ARM 指令还是 Thumb 指令,这可通过对 SPSR 访问得到;然后要确定该 SWI 指令的地址,这可通过访问 LR 寄存器得到;最后读出指令,分解立



即数。

下面的例子为一个标准的 SWI 中断处理程序。

```
T bit EQU 0x20
SWI_Hander
        STMFD SP!, {RO_R3, R12, LR} ;保护现场
               R1,sp
                                ;设置参数指针
                                 ;读取 SPSR
        MRS
               R0,SPSR
                             ;保持 SPSR, R3 压栈保证字节对齐
        STMFD SP!, {R0,R3}
               RO, #T bit
                                ;测试 T 标志位
        TST
                                ;若为 Thumb 指令,读取指令码(16位)
               RO, [LR, #-2]
        LDRNEH
                                 ;取得 Thumb 指令 8 位立即数
        BICNE RO, RO, #0xff00
                             ;若为 ARM 指令, 读取指令码 (32 位)
        LDREQ R0, [LR, #-4]
        BICNQ R0, R0, #0xff00000
                                ;取得 ARM 指令的 24 位立即数
        ; RO 存储中断号
        ; R1 指向栈顶
                                ;调用主要的中断服务程序
   BL C SWI Handler
   LDMFD sp!, {R0, R3}
                                ;SPSR 出栈
                             ;恢复 SPSR
   MSR spsr_cf, R0
   LDMFD sp!, {R0-R3, R12, pc}^ ;保存寄存器并返回
```

中断服务程序的主要工作放在 C_SWI_H andler中,由C语言完成,用 SWI_H andler中,由C语言完成,用 SWI_H 。结构判断中断类型。典型的程序如下。



```
{
    int w, x, y, z;

    w = regs[0];
    x = regs[1];
    y = regs[2];
    z = regs[3];

    regs[0] = w + x + y + z;
    regs[1] = w - x - y - z;
    regs[2] = w * x * y * z;
    regs[3] = (w + x) * (y - z);
}
break;
}
```

2. 断点中断指令

断点中断指令(Breakpoint, BKPT)产生一个预取异常(Prefetch Abort),它常被用来设置软件断点,在调试程序时十分有用。当系统中存在调试硬件时,该指令被忽略。

指令格式如下:

BKPT <immediate>

要正确使用 BKPT 指令,必须和具体的调试系统相结合。一般来说,BKPT 有两种使用方法。

- (1)如果当前使用的系统调试硬件没有屏蔽 BKPT 指令,那么在此系统中预取指令异常和软件调试命令同时使用一个中断向量。这样当异常发生时,就要依靠系统自身来判断是真正的预取异常还是软件调试命令。根据系统的不同,判断的方法也有所不同。
- (2)如果当前的系统调试硬件屏蔽了 BKPT 指令,那么系统会跳过 BKPT 指令顺序执行该指令下面的程序代码。

3.2 ARM 指令的寻址方式

ARM 数据处理指令的基本语法格式如下:

<opcode> {<cond>} {S} <Rd>, <Rn>, <shifter_operand>

其中, <shifter operand>有 11 种形式, 如表 3-11 所示。



表 3-11	<shifter_operand>的寻址</shifter_operand>	方式
	语 法	寻 址 方 式
1	# <immediate></immediate>	立即数寻址
2	<rm></rm>	寄存器寻址
3	<rm>, LSL #<shift_imm></shift_imm></rm>	立即数逻辑左移
4	<rm>, LSL <rs></rs></rm>	寄存器逻辑左移
5	<rm>, LSR #<shift_imm></shift_imm></rm>	立即数逻辑右移
6	<rm>, LSR <rs></rs></rm>	寄存器逻辑右移
7	<rm>, ASR #<shift_imm></shift_imm></rm>	立即数算术右移
8	<rm>, ASR <rs></rs></rm>	寄存器算术右移
9	<rm>, ROR #<shift_imm></shift_imm></rm>	立即数循环右移

数据处理指令寻址方式可以分为以下几种。

<Rm>, ROR <Rs>

<Rm>, RRX

1. 立即数寻址

10

11

指令中的立即数是由一个 8 bit 的常数移动 4 bit 偶数位(0,2,4,…,26,28,30)得到的。因此,每一条指令都包含一个 8 bit 的常数 X 和移位值 Y,得到的立即数 = X 循环右移($2\times Y$)。立即数表示方法如图 3-1 所示。



图 3-1 立即数表示方法

下面列举了一些有效的立即数:

0xff、0x104、0xff0、0xff00、0xff000、0xff000000、0xf0000000f 下面是一些无效的立即数:

0x101、0x102、0xff1、0xff04、0xff003、0xffffffff、0xf000001f 下面是一些应用立即数的指令。

MOV R0, #0 ;送0到R0
ADD R3,R3,#1 ;R3的值加1
CMP R7,#1000 ;R7的值和1000比较
BIC R9,R8,#0xff00 ;将R8中8~15位清零,结果保存在R9中

2. 寄存器寻址

寄存器的值可以被直接用于数据操作指令,这种寻址方式是各类处理器经常采用的一种方式,也是一种执行效率较高的寻址方式,如:

MOV R2,R0 ;R0 的值送 R2 ADD R4,R3,R2 ;R2 加 R3,结果送 R4



寄存器循环右移

寄存器扩展循环右移

CMP R7, R8

;比较 R7 和 R8 的值

3. 寄存器移位寻址

寄存器的值在被送到 ALU 之前,可以事先经过桶形移位寄存器的处理。预处理和移位发生在同一周期内,因此有效地使用移位寄存器,可以提高代码的执行效率。

下面是一些在指令中使用移位操作的例子。

ADD R2, R0, R1, LSR #5

MOV R1, R0, LSL #2

RSB R9, R5, R5, LSL #1

SUB R1, R2, R0, LSR #4

MOV R2, R4, ROR R0

4. 寄存器间接寻址

寄存器间接寻址指令中的地址码给出的是一个通用寄存器编号,所需要的操作数保存在寄存器指定地址的存储单元中,即寄存器为操作数的地址指针。

寄存器间接寻址字及无符号字节的 Load/Store 指令语法格式如下:

LDR|STR{<cond>}{B}{T} <Rd>, [Rm]

寄存器间接寻址指令举例如下:

LDR R1, [R2]

;将R2中的数值作为地址,取出此地址中的数据保存在R1中

STR R1, [R2]

;将 R2 中的数值作为地址,取出 R1 中的值存入 R2 所指向的

地址

5. 基址变址寻址

基址寻址是将基址寄存器的内容与指令中给出的偏移量相加,形成操作数的有效地址,基址寻址用于访问基址附近的存储单元,常用于查表、数组操作、功能部件寄存器访问等。

寄存器间接寻址的 Load/Store 指令语法格式如下:

LDR|STR{<cond>){B}{T} <Rd>, [Rm, ±<addressing_mode>]

其中, <addressing_mode>共有9种寻址方式,如表 3-12 所示。

表 3-12

基址变址寻址的 Load/Store 指令的寻址方式

	格式	模 式
1	[Rn, #± <offset_12>]</offset_12>	立即数前索引寻址
2	[Rn, ±Rm]	寄存器前索引寻址
3	[Rn, Rm, <shift>#< offset_12>]</shift>	寄存器移位的前索引寻址
4	[Rn, #±< offset_12>]!	立即数自动索引寻址
5	[Rn, ±Rm]!	寄存器自动索引寻址
6	[Rn, Rm, <shift>#< offset_12>]!</shift>	寄存器移位的自动索引寻址
7	[Rn], #±< offset_12>	立即数后索引寻址



8	[Rn], ± <rm></rm>	寄存器后索引寻址
9	[Rn], ± <rm>, <shift>#< offset_12></shift></rm>	带移位的寄存器后索引寻址

上表中"!"表示完成数据传输后要更新基址寄存器。

基址寻址指令举例如下:

LDR R1,[R0,#0x0f] ;将 R0 中的数值加 0x0f 作为地址,取出此地址的数值保存在 R1 中
STR R1,[R0,#-2] ;将 R0 中的数值减 2 作为地址,把 R1 中的内容保存到

此地址位置

STR R1,[R0,+R2] ; 将 R0 的值加上 R2 的值作为地址, 把 R1 的内容保存

在该地址中

6. 多寄存器寻址/块拷贝寻址

批量 Load/Store 指令将一片连续内存单元的数据加载到通用寄存器组中或将一组通用寄存器的数据存储到内存单元中。

批量 Load/Store 指令的寻址模式产生一个内存单元的地址范围。指令寄存器和内存单元的对应关系满足这样的规则,即编号低的寄存器对应于内存中的低地址单元,编号高的寄存器对应于内存中的高地址单元。

该类指令的语法格式如下:

LDM|STM{<cond>}<addressing_mode> <Rn>{!},<registers><^>

该类指令的寻址方式如表 3-13 所示。

表 3-13

批量 Load/Store 指令的寻址方式

	格式	模 式
1	IA (Increment After)	后递增方式
2	IB (Increment Before)	先递增方式
		续表
	格 式	模 式
3	DA (Decrement After)	后递减方式
4	DB (Decrement Before)	先递减方式

块拷贝寻址指令举例如下:

STMIA RO!, {R1-R7};将R1~R7的数据保存到R0所指向的存储器中,R0的值之后增加,增长方向为向

上增长, 类似 C 语言中的 i++

STMIB RO! , {R1-R7} ; R0 的值先增加,后将 R1~R7 的数据保存到 R0 所指向的存储器中,增长方向为

向上增长,类似 C 语言中的++i

STMDA R0! , {R1-R7};将 R1~R7 的数据保存到 R0 所指向的存储器中, R0 的值之后增加,增长方向为向

下增长,类似 C 语言中的 i--



STMDB R0!, {R1-R7}; R0 的值先减少,将 R1~R7 的数据保存到 R0 所指向的存储器中,增长方向为向

下增长,类似 C 语言中的--i

7. 相对寻址

相对寻址是基址寻址的一种变通,由程序计数器 PC 提供基准地址,指令中的地址码字段作为偏移量,两者相加后得到的地址即为操作数的有效地址。

指令如下: B 和 BL 指令。

相对寻址指令举例如下:

BL FUN1

;调用到 FUN1 子程序

B LOOP

;条件跳转到 LOOP 标号处

8. 堆栈操作寻址方式

堆栈操作寻址方式和多寄存器 Load/Store 指令寻址方式十分类似。但对于堆栈的操作,数据写入内存和从内存中读出要使用不同的寻址模式,因为进栈操作(Push)和出栈操作(Pop)要在不同的方向上调整堆栈。

下面详细讨论如何使用合适的寻址方式实现数据的堆栈操作。

根据不同的寻址方式,将堆栈分为以下4种。

- (1) Full 栈: 堆栈指针指向栈顶元素(Last Used Location)。
- (2) Empty 栈: 堆栈指针指向第一个可用元素(the First Used Location)。
- (3) 递减栈: 堆栈向内存地址减小的方向生长。
- (4) 递增栈: 堆栈向内存地址增加的方向生长。

根据堆栈的不同种类,将其寻址方式分为以下4种。

- (1) 满递减 FD (Full Descending)。
- (2) 空递减 ED (Empty Descending)。
- (3) 满递增 FA (Full Ascending)。
- (4) 空递增 EA (Empty Ascending)。

表 3-14 所示为堆栈的寻址方式和批量 Load/Store 指令寻址方式的对应关系。

表 3-14 堆栈寻址方式和批量 Load/Store 指令寻址方式对应关系

批量指令寻址方式	堆栈寻址方式	L位	P位	U位
LDMDA	LDMFA	1	0	0
LDMIA	LDMFD	1	0	1
LDMDB	LDMEA	1	1	0
LDMIB	LDMED	1	1	1
STMDA	STMED	0	0	0
STMIA	STMEA	0	0	1
STMDB	STMFD	0	1	0
STMIB	STMFA	0	1	1



小结

本章在第2章的基础上,介绍了ARM指令的寻址方式及ARM指令集。ARM指令的寻址方式包括:数据处理指令寻址方式和内存访问指令寻址方式;ARM指令集包括:数据操作指令、乘法指令、Load/Store指令、跳转指令、状态操作指令、协处理器指令、异常产生指令。

思考与练习

1. 用 ARM 汇编实现下面列出的操作。

R0 = 15

R0=R1/16(有符号数)

R1=R2*3

R0 = -R0

- 2. BIC 指令的作用是什么?
- 3. 执行 SWI 指令时会发生什么情况?
- 4. B、BL、BX 指令的区别有哪些?
- 5. 下面哪个数据可以作为数据操作指令的有效立即数? 0x101 0x1f8 0xf000000f 0x08000012 0x104
- 6. ARM 在哪些工作模式下可以修改 CPSR 寄存器?
- 7. 写一个程序,如果 R0 的值大于 0x50,则将 R1 的值减去 0x10,并把结果送给 R0。
- 8. 编写一段 ARM 汇编程序,实现数据块复制,将 R0 指向的 8 个字的连续数据保存到 R1 指向的一段连续的内存单元中。

第四章

GNU 汇编伪指令集

在第2章和第3章中阐述的体系结构及指令集理论的基础上,本章主要介绍 GNU 下的 ARM 伪指令集合。伪指令集是为编译器服务的,不同的编译器有不同的伪指令集,比如 ARM C 编译器有一套伪指令集,GNU 也有一套伪指令集,鉴于 GNU 是开源的和使用广泛的,这里对 GNU ARM 伪指令集进行讲解。

本章主要内容:



- GNU 汇编器的平台无关伪指令:
- GNU 汇编器支持的 ARM 伪指令集:
- ARM 汇编语言的程序结构;
- 汇编语言与 C 语言的混合编程。

4.1 GNU 汇编器的平台无关伪指令

4.1.1 伪指令概念

所谓伪指令就是没有对应的机器码的指令,它是用于告诉汇编程序如何进行汇编的指令,它既不控制机器的操作也不被汇编成机器代码,只能为汇编程序所识别并指导汇编程序如何进行。

所有汇编伪指令的名称都是以"'.'"开始,余下的是字母,通常使用小写字母。

伪指令按照不同的功能可以分为符号定义伪指令、数据定义伪指令、 汇编控制伪指令、杂项伪指令。

4.1.2 符号定义伪指令

1. 全局标号定义伪指令.global 和.globl

.global 使得符号对连接器(ld)可见,变为整个工程可用的全局变量。如果在程序中定义符号,它的值是提供给其他部分项目与它共用。否则,将它从一个象征符号的属性相同的名称从另一个文件链接到相同的程序。

两个拼写(".globl"和".global")都可以,两种形式是为了兼容其他的汇编器。以上两条伪指令用于定义全局变量,因此在整个程序范围内变量名必须唯一。该指令的语法格式如下:

.global symbol, .globl symbol

2. 局部标号定义伪指令 .local

这个指令表示定义的符号名称作为一个局部的符号,这样它对外部就是不可见 的,作用域在本个文件内。

该指令的语法格式如下:

.local symbol

3. 变量赋值伪指令.set

伪指令.set 用于给一个全局变量或局部变量赋值。 该指令的语法格式如下:

.set symbol , expr

该指令的示例如下:

.set start , 0x40



.set start , 0x50

mov r1 , #start

最后的 r1 的值为 0x50,由此可知.set 类似 C 语言的赋值语句。

4. 宏替换伪指令.equ

伪指令.equ 用于给一个全局变量或局部变量赋值。

该指令的语法格式如下:

Symbol .equ expr

该指令的示例如下:

start .equ , 0x40

start .equ , 0x50

mov r1 , #start

最后的 r1 的值为 0x50,由此可知.equ 和.set 有同样的功能,只是在书写上有些不同。

4.1.3 数据定义伪指令

数据定义伪指令一般用于为特定的数据分配存储单元,同时可完成已分配存储单元的初始化。常见的数据定义伪指令有.byte、.short、.word、.long、.quad、.float、.string、.asciz、.ascii和.rept。数据定义伪指令如下。

1. .byte

.byte 伪指令的功能是在存储器中分配一个字节, 用指定的数据对存储单元进行初始化。

该指令的语法格式如下:

label: .byte expr

label:程序标号。

expr: 可以是-128~255的数字,也可以是字符。

该指令的示例如下:

a: .byte #1

等价于 C 语言的 char a = 1:要实现的功能一样。

2. .short

.short 伪指令的功能是在存储器中分配 2 字节,用指定的数据对存储单元进行初始化。

该指令的语法格式如下:

label: .short expr

label:程序标号。

expr: 可以是-32 768~65 535 的数字。

该指令的示例如下:



a: .short 0x1234

等价于 C 语言的 short a = 0x1234。

3. .word

.word 指令的功能是在存储器中分配 4 字节,用指定的数据对存储单元进行初始化。

该指令的语法格式如下:

label: .short expr

label:程序标号。

expr: 可以是-2¹⁶~2³²之间的数值。

该指令的示例如下:

a: .word 0x12345678

等价于 C 语言的 int a = 0x12345678 ; 要实现的功能一样。

4. .long

.long 的功能等价于.word。

5. .quad

.quad 伪指令的功能是在存储器中分配 8 字节,用指定的数据对存储单元进行初始化。

该指令的语法格式如下:

label: .quad expr

label:程序标号。

expr: 可以是-232~264之间的数值。

该指令的示例如下:

a: .quad 0x12345678

等价于 C 语言的 long a = 0x1234567812345678 ; 要实现的功能一样。

6. .float

.float 伪指令的功能是在存储器中分配 4 字节,用指定的浮点数据对存储单元进行初始化。

该指令的语法格式如下:

label: .float expr

label:程序标号。

expr: 可以是 4 字节之内的浮点数值。

该指令的示例如下:

a: .float 1.11

等价于 C 语言的 float a = 1.11



7. .space

.space 伪指令用于分配一片连续的存储区域并初始化为指定的值。如果后面的填充值省略不写则在后面填充为 0。

该指令的语法格式如下:

label: .space size, expr

label:程序标号。

size: 需要连续内存的大小。

expr: 可以是 4 字节之内的浮点数值。

该指令的示例如下:

a: .space 8, 0x1

等价于 C 语言的 char a[8]; 并对每一个成员赋值为 1

8. .skip

该指令的功能等价于.space。

9. .string ..ascii ..asciz

这3条伪指令要实现的功能都是定义一个字符串,但是它们也有一些区别。.string 语法格式如下:

label: .string "str"

label:程序标号。

str: 是一个字符串。 .string 的示例如下:

a: .space "hello world !!"

等价于 C 语言的 char a = "hello world!!"要实现的功能。

另外.string 又有以下几种使用: .string8 、.string16、 .string32、 .string64, 默认.string 和.string8 是等价的。

指令扩展的例子如下:

(1) .string32 "BYE"

扩展后: .string "B\0\0\0Y\0\0E\0\0\0" /* On little endian targets. */

(2) .string8 "BYE"

扩展后: .string "BYE" /* On little endian targets. */

10. .rept

.rept 伪指令的功能是重复执行后面的指令,以.rept 开始,并以.endr 结束。该指令的语法格式如下:

.rept count

•••

.endr

count:程序后面的指令要执行的次数。



该指令的示例如下:

.rept 3

.long 0

.endr

展开后的代码如下:

.long 0

.long 0

.long 0

相当于.long 这条指令执行 3 次。

4.1.4 汇编控制伪操作

汇编控制伪操作用于控制汇编程序的执行流程,类似 C 语言中的控制语句,常用的汇编控制伪操作包括以下几条。

- (1) .if, .else, .endif.
- (2) .macro, .endm, .exitm.
- 1. .if .. .else .. .endif
- (1) 语法格式。
- .if、.else、.elseif、.endif 伪操作能根据条件的成立与否决定是否执行某个指令序列。当.if 后面的逻辑表达式为真,则执行.if 后的指令序列,否则执行.else 后的指令序列。其中.else 及其后指令序列可以没有,此时,当.if 后面的逻辑表达式为真,则执行指令序列,否则继续执行后面的指令。使用.endif 对控制语句结束。
 - .if、.else、.endif 伪指令可以嵌套使用。

此伪操作的语法格式如下:

.if logical-expression

• • •

.else

•••

.endif

logical-expression: 用于决定指令执行流程的逻辑表达式。

(2) 使用说明。

当程序中有一段指令需要在满足一定条件时执行,使用该指令。 该操作还有另一种形式:

.if logical-expression

Instruction

.elseif logical-expression2

Instructions

.elseif logical-expression3

Instructions



.endif

使用.elseif 的形式避免了 if-else 形式的嵌套,使程序结构更加清晰、易读。

2. .macro ..endm ..exitm

.macro、.endm 伪指令可以将一段代码定义为一个整体,称为宏指令,然后就可以在程序中通过宏指令多次调用该段代码,而.exitm 指令用来退出当前的宏指令。

宏操作可以使用一个或多个参数,当宏操作被展开时,这些参数被相应的值替换。

宏操作的使用方式和功能与子程序有些相似,子程序可以提供模块化的程序设计、节省存储空间并提高运行速度。但在使用子程序结构时需要保护现场,这就增加了系统的开销,因此,在代码较短且需要传递的参数较多时,可以使用宏操作代替子程序。

包含在.macro 和.endm 之间的指令序列称为宏定义体。在宏定义体的第一行应声明宏的原型(包含宏名、所需的参数),然后就可以在汇编程序中通过宏名来调用该指令序列。在源程序被编译时,汇编器将宏调用展开,用宏定义中的指令序列代替程序中的宏调用,并将实际参数的值传递给宏定义中的形式参数。

此类指令的语法格式如下:

```
.macro macroname macargs ...; code
.endm
```

- ① macroname: 所定义的宏的名称。
- ② macargs: 宏指令的参数。当宏指令被展开时将被替换成相应的值, 类似于函数传参。

此类指令的使用示例如下:

```
.macro sum from=0, to=5
.long \from
.if \to-\from
sum (\from+1),\to
.endif
.endm
```

在程序中使用"sum 0,5"进行宏的使用,上面的示例要实现的功能是:

```
.long 0
.long 1
.long 2
.long 3
.long 4
.long 5
```



"\"反斜杠标号在宏指令被展开时,用来取变量的值。

4.1.5 杂项伪操作

GNU 汇编中还有一些其他的伪指令,在汇编程序中经常会被使用,包括下面这些。

- (1) .align 用于使程序当前位置满足一定的对齐方式。
- (2) .section 用来定义一个段的伪指令。
- (3).data 用于定义一个数据段。
- (4) .text 用于定义一个代码段
- (5) .include 用于包含一个头文件。
- (6) .arm 定义以下代码使用 ARM 指令集编译。
- (7) .code 32 的作用同.arm。
- (8) .code 16 的作用同.thumb。
- (9) .thumb 定义以下代码使用 Thumb 指令集编译。
- (10) .extern 用于声明一个外部符号,用于兼容性其他汇编,一般被忽略。
- (11).weak 用来声明一个符号是弱符号,如果这个符号没有定义,编译就忽略,而不会报错。
 - (12) .end 代表汇编程序的结束。

1. .align

.align 指令可通过添加填充字节的方式,使当前位置满足一定的对齐方式。 该指令的语法格式如下:

.align abs-expr

abs-expr: 对齐表达式。表达式的值用于指定对齐方式,可能的取值为2的幂,如1、2、4、8、16等。若未指定表达式,则将当前位置对齐到下一个字的位置。 该指令的示例如下:

.align 2

.string "abcde"

声明后面的字符串的对齐方式为 4 字节对齐,这个字符串会占用 8 字节的存储空间。

2. .section

.section 伪指令用于定义一个段。

一个 GNU 的源程序至少需要一个代码段,大的程序可以包含多个代码段和数据段。关于"段"更详细的描述,可以参考相关文档。

此指令的语法格式如下:

.section sectionname

sectionname: 指所定义段的段名。



3. .data

.data 伪指令用于定义一个数据段。

此指令的语法格式如下:

.data subsectionname

subsectionname: 指所定义数据段的段名。

4. .text

.text 伪指令用于定义一个指令段。

此指令的语法格式如下:

.text subsection

subsection: 指所定义指令段的段名。

5. .include

.include 伪指令用于包含一个头文件。

此指令的语法格式如下:

.include "file"

此指令的使用示例如下:

.Include "s5pc100.h"

.include 用来添加头文件,类似于 C 语言中的#include 的功能。

6. .arm

.arm 用于定义以下代码使用 ARM 指令集编译,功能等价于.code32。 此指令的语法格式如下:

.arm

; code

7. thumb

.thumb 用于定义以下代码使用 Thumb 指令集编译,功能等价于.code16。 此指令的语法格式如下:

.thumb

; code

8. .extern

.extern 用于声明一个外部符号,用于兼容性其他汇编,在 GNU 编译器中一般被忽略。

此指令的语法格式如下:

.extern symbol

symbol: 要引用的符号名称。该名称区分大小写。



9. .weak

.weak 用来声明一个符号是弱符号,如果这个符号没有定义,编译就会忽略,而不会报错。

此指令的语法格式如下:

.weak symbol

symbol: 要声明的符号名称。

10. .end

.end 代表汇编程序的结束。

此指令的语法格式如下:

.end

表示汇编程序的结束。

4.2 GNU 汇编器支持的 ARM 伪指令

ARM 汇编器支持 ARM 伪指令,这些伪指令在汇编阶段被编译成 ARM 或者 Thumb(或 Thumb-2)指令(或指令序列)。ARM 伪指令包含 ADR、ADRL、LDR等。

4.2.1 ADR 伪指令

ADR 伪指令的功能是把标签所在的地址加载到寄存器中。这个指令将基于 PC 相对偏移的地址值或基于寄存器相对偏移的地址值读取到寄存器中。当地址值是字节对齐时,取值范围为-255~255 B; 当地址值是字对齐时,取值范围为-1 020~1 020 B。当地址值是 16 字节对齐时,其取值范围更大。这条指令等价于: add <register>, pc, offset。offset(是当前指令和标号的偏移量)。

此指令的语法格式如下:

ADR <register> <label>

- (1) register: 要装载的寄存器编号。
- (2) label: 基于 PC 或具体寄存器的表达式。

4.2.2 ADRL 伪指令

ADRL 伪指令用于将中等范围地址读取到寄存器中。ADRL 伪指令将基于 PC 相对偏移的地址值或基于寄存器相对偏移的地址值读取到寄存器中。当地址值是字节对齐时,取值范围为-64~64 KB; 当地址值是字对齐时,取值范围为-256~256 KB。当地址值是 16 字节对齐时,其取值范围更大。在 32 位的 Thumb-2 指令中,地址取值范围达到-1~1 MB。

语法格式如下:

ADRL register, label

- (1) register: 目标寄存器。
- (2) label: 基于 PC 或具体寄存器的表达式。



ADRL 伪指令与 ADR 伪指令相似,用于将基于 PC 相对偏移的地址值或基于寄存器相对偏移的地址值读取到寄存器中。所不同的是,ADRL 伪指令比 ADR 伪指令可以读取更大范围的地址。这是因为在编译阶段,ADRL 伪指令被编译器换成两条指令。即使一条指令可以完成该操作,编译器也将产生两条指令,其中一条为多余指令。如果汇编器不能在两条指令内完成操作,将报告错误,中止编译。

4.2.3 LDR 伪指令

LDR 伪指令装载一个 32 位的常数和一个地址寄存器。

此指令的语法格式如下:

LDR register, =expr

- (1) register: 目标寄存器。
- (2) expr: 32 位常量表达式。汇编器根据 expr 的取值情况,对 LDR 伪指令做如下处理。
- ① 当 expr 表示的指令地址值没有超过 MOV 指令或 MVN 指令的地址取值范围时,汇编器用一对 MOV 和 MVN 指令代替 LDR 指令。
- ② 当 expr 表示的指令地址值超过了 MOV 指令或 MVN 指令的地址取值范围时,汇编器将常数放入数据缓存池,同时用一条基于 PC 的 LDR 指令读取该常数。该指令的示例如下。
 - (1) 将常数 0xff0 读到 R1 中。

LDR R3, =0xff0

相当于下面的 ARM 指令:

MOV R3, #0xff0

(2) 将常数 0xfff 读到 R1 中。

LDR R1,=0xfff

相当于下面的 ARM 指令:

LDR R1, [pc, offset_to_litpool]

...

litpool DCD 0xfff

(3) 将 place 标号地址读入 R1 中。

LDR R2,=place

相当于下面的 ARM 指令:

LDR R2, [pc, offset_to_litpool]

...

litpool DCD place

4.3 ARM 汇编语言的程序结构

4.3.1 汇编语言的程序格式

在 ARM (Thumb) 汇编语言程序中可以使用.section 来进行分段,其中每一个



段用段名或者文件结尾为结束,这些段使用默认的标志,如 a 为允许段, w 为可写段, x 为执行段。

在一个段中,可以定义下列的子段:

.text

.data

bss

.sdata

.sbss

由此我们可知道,段可以分为代码段、数据段及其他存储用的段,text(正文段)包含程序的指令代码;.data(数据段)包含固定的数据,如常量、字符串;.bss(未初始化数据段)包含未初始化的变量、数组等,当程序较长时,可以分割为多个代码段和数据段,多个段在程序编译链接时最终形成一个可执行的映像文件。

汇编语言的程序格式的例子如下:

```
.section.data
```

< initialized data here>

.section .bss

< uninitialized data here>

.section .text

.globl start

start:

<instruction code goes here>

4.3.2 汇编语言的子程序调用

在 ARM 汇编语言程序中, 子程序的调用一般是通过 BL 指令来实现的。在程序中, 使用指令"BL 子程序"名即可完成子程序的调用。

该指令在执行时完成如下操作:将子程序的返回地址存放在连接寄存器 LR中,同时将程序计数器 PC 指向子程序的入口点。当子程序执行完毕需要返回调用处时,只需要将存放在 LR中的返回地址重新复制给程序计数器 PC 即可。

以下是使用 BL 指令调用子程序的汇编语言源程序的基本结构:



```
...
print_text:
...
mov pc, bl
...
```

4.3.3 过程调用标准 AAPCS/ATPCS

为了使不同编译器编译的程序之间能够相互调用,必须为子程序间的调用制定一定的规则。AAPCS 就是这样一个标准。所谓 AAPCS,其英文全称为 Procedure Call Standard for the ARM Architecture,它的前身是 ATPCS,即 ARM 体系结构过程调用标准。它是 ABI 标准的一部分(Application Binary Interface(ABI)for the ARM Architecture (base standard) [BSABI])。

ARM 寄存器使用规则

AAPCS 中定义了 ARM 寄存器使用规则如下。

子程序间通过寄存器 R0、R1、R2、R3 来传递参数,如果参数多于 4 个,则 多出的部分用堆栈传递,被调用的子程序在返回前无须恢复寄存器 R0~R3 的内容。

在子程序中,使用寄存器 R4~R11 来保存局部变量。如果在子程序中使用到了 R4~R11 中的某些寄存器,子程序进入时必须保存这些寄存器的值,在返回前必须恢复这些寄存器的值,对于子程序中没有用到的寄存器则不必进行这些操作。在 Thumb 程序中,通常只能使用寄存器 R4~R7 来保存局部变量。

寄存器 R12 用作子程序间 scratch 寄存器 (用于保存 SP, 在函数返回时使用该寄存器出栈),记作 ip。在子程序间的连接代码段中常使用这种规则。

寄存器 R13 用作数据栈指针,记作 sp。在子程序中寄存器 R13 不能用作其他用途。寄存器 sp 在进入子程序时的值和退出子程序时的值必须相等。

寄存器 R14 称为连接寄存器,记作 lr。它用于保存子程序的返回地址。如果在子程序中保存了返回地址,寄存器 R14 则可以用作其他用途。

寄存器 R15 是程序计数器,记作 pc。它不能用作其他用途。

ARM 寄存器在函数调用过程中的保护规则,如图 4-1 所示。




图 4-1 ARM 寄存器在函数调用中的保护规则



4.3.4 汇编语言程序设计举例

通过组合使用条件执行和条件标志设置,可简单地实现分支语句,不需要任何分支指令。这样可以改善性能,因为分支指令会占用较多的周期数;同时这样做也可以减小代码尺寸,提高代码密度。

下面是一段 C 语言程序,该程序实现了著名的 Euclid 最大公约数算法。

用 ARM 汇编语言重写来重写这个例子,如下所示。

充分地利用条件执行修改上面的例子,得到 Code2。

```
Code2:

Gcd:

CMP r0, r1

SUBGT r0, r0, r1

SUBLT r1, r1, r0

BNE gcd
```

两段代码的比较如下。

- (1) Code1: 仅使用了分支指令。
- (2) Code2: 充分利用了 ARM 指令条件执行的特点,仅使用了 4 条指令就完成了全部算法。这对提供程序的代码密度和执行速度十分有帮助。

事实上,分支指令十分影响处理器的速度。每次执行分支指令,处理器都会排



空流水线,重新装载指令。

4.4

汇编语言与C语言的混合编程

在 C 代码中实现汇编语言的方法有内联汇编和内嵌汇编两种,使用它们可以在 C 程序中实现 C 语言不能完成的一些工作。例如,在下面几种情况中必须使用内联汇编或嵌入型汇编。

- (1)程序中使用饱和算术运算(Saturating Arithmetic),如 SSAT16 和 USAT16 指令。
 - (2)程序中需要对协处理器进行操作。
 - (3) 在 C 程序中完成对程序状态寄存器的操作。
 - 4.4.1 GNU 内联汇编
 - 1. 内联汇编语法

本小节简单介绍 GNU 风格的 ARM 内联汇编语法要点。

(1) 格式。

GNU 风格的 ARM 内联汇编语言的格式如下:

asm volatile ("asm code"

: output

: input

: changed

);

必须以";"结尾,不管有多长对 C 都只是一条语句。

(2) asm 内嵌汇编关键字。

volatile:告诉编译器不要优化内嵌汇编,如果想优化可以不加。

(3) ANSI C 规范的关键字。

ANSI C 规范的关键字如下:

asm

volatile

//前面和后面都有两个下画线,它们之间没有空格

如果后面部分没有内容, ":"可以省略,前面或中间的不能省略":",没有 asm code 也不可以省略""",没有 changed 必须省略":"。

2. 汇编代码

汇编代码必须放在一个字符串内,但是字符串中间不能直接按回车键换行,可以写成多个字符串,只要字符串之间不加任何符号,编译完后就会变成一个字符串。

"mov r0, r0\n\t" //指令之间必须要换行,\t 可以不加,只是为了在汇编文件中的指令格式对齐

"mov r1, r1\n\t"



"mov r2, r2"

字符串内不是只能放指令,可以放一些标签、变量、循环、宏等,还可以把内 嵌汇编放在 C 函数外面,用内嵌汇编定义函数、变量、段等,总之就跟直接在写 汇编文件一样。

编译器不检查 asm code 的内容是否合法,直接交给汇编器。

3. output (ASM --> C) 和 input (C --> ASM)

(1) 指定输出值。

```
__asm____volatile__ (
    "asm code"
    : "constraint" (variable)
);
```

- ① constraint 定义 variable 的存放位置:
- r--使用任何可用的通用寄存器;
- m--使用变量的内存地址。
- ② output 修饰符:
- +--可读可写;
- =一一只写;
- &——该输出操作数不能使用输入部分使用过的寄存器,只能用"+&"或"=&"的方式使用。
- (2) 指定输入值。

```
__asm____volatile__ (
    "asm code"
    :
    : "constraint" (variable / immediate)
);
```

constraint 定义 variable / immediate 的存放位置:

- r--使用任何可用的通用寄存器(变量和立即数都可以);
- m——使用变量的内存地址(不能用立即数);
- i--使用立即数(不能用变量);
- (3) 使用占位符。



```
"str r0,%2\n\t" //str r0,[fp, #-16]因为%1 和%2 是地址,所以只能用
ldr或 str 指令
    "str r1,%1\n\t" //str r1,[fp, #-12]如果用错指令,编译时不会报错,要到
汇编时才会报错
   : "=r" (result), "+m" (a), "+m" (b) //out1 是%0, out2 是%1, ..., outN
是%N-1
   : "i" (123)
                                     //in1 是%N, in2 是%N+1, ...
   );
   (4) 引用占位符。
```

```
int num = 100;
   _asm__ volatile
        "add %0,%1,#100\n\t"
        : "=r"(a)
       : "0"(a) //"0"是零,即%0,引用时不可以加%,只能 input 引用
output
                    //引用是为了更能分清输出、输入部分
  );
```

(5) &修饰符。

```
int num;
   asm volatile (//mov r3, #123
                                          //编译器自动加的指令
      "mov %0,%1\n\t"//mov r3,r3 //输入和输出使用相同的寄
存器
        : "=r" (num)
        : "r"(123)
  );
  int num;
   _asm__ volatile
  //mov
         r3, #123
                                         //加了&后输入和输出
     "mov %0,%1\n\t" //mov r2,r3
的寄存器不一样了
                       //mov r3, r2, 编译器自动加的指令
      : "=&r"(num)
      : "r"(123)
  );
```

4. 内联汇编示例

下面通过一个例子进一步地了解内联汇编的语法。该例子实现了位交换。



```
#include <stdio.h>
unsigned long ByteSwap (unsigned long val)
       int ch;
       asm volatile (
                "eor r3, %1, %1, ror #16\n\t"
                "bic r3, r3, #0x00ff0000\n\t"
               "mov %0, %1, ror #8\n\t"
               "eor %0, %0, r3, lsr #8"
                : "=r" (val)
               : "0"(val)
               : "r3"
               );
int main (void)
     unsigned long test a = 0x1234, result;
     result = ByteSwap(test a);
     printf("Result:%d\r\n", result);
     return 0;
```

4.4.2 C和汇编的混合编程

汇编程序、C程序相互调用时,要特别注意遵守相应的 AAPCS 规则。下面一些例子具体说明了在这些混合调用中应注意遵守的 AAPCS 规则。

1. 从 C 程序中调用汇编语言

下面的程序显示了如何在 C 程序中调用汇编语言子程序,该段代码实现了将一个字符串复制到另一个字符串。

```
#include <stdio.h>
extern void strcopy(char *d, const char *s);
int main()
{
  const char *srcstr = "First string - source ";
    char dststr[] = "Second string - destination ";
/* 下面将 dststr作为数组进行操作 */
```



```
printf("Before copying:\n");
printf(" %s\n %s\n",srcstr,dststr);
strcopy(dststr,srcstr);
printf("After copying:\n");
printf(" %s\n %s\n",srcstr,dststr);
return(0);
}
```

下面为调用的汇编程序。

```
      .global strcopy

      strcopy:
      ; R0 指向目的字符串

      ;R1 指向源字符串

      LDRB R2, [R1],#1
      ; 加载字节并更新源字符串指针地址

      STRB R2, [R0],#1
      ; 存储字节并更新目的字符串指针地址

      CMP R2, #0
      ; 判断是否为字符串结尾

      BNE strcopy
      ; 如果不是,程序跳转到 strcopy 继续复制

      MOV pc,lr
      ;程序返回
```

2. 从汇编语言调用 C 程序

下面的例子显示了如何从汇编语言调用 C 程序。 下面的子程序段定义了 C 语言函数。

```
int g(int a, int b, int c, int d, int e)
{
    return a + b + c + d + e;
}
```

下面的程序段显示了汇编语言调用。假设程序进入f时,R0中的值为i。

```
; int f(int i) { return g(i, 2*i, 3*i, 4*i, 5*i); }
.text
.global _start
start:
                                // 保存返回地址 lr
 STR lr, [sp, #-4]!
 ADD R1, R0, R0
                                 // 计算 2*i(第 2 个参数)
 ADD R2, R1, R0
                                 // 计算 3*i(第 3 个参数)
 ADD R3, R1, R2
                                 // 计算 5*i
 STR R3, [sp, #-4]!
                                 // 第5个参数通过堆栈传递
 ADD R3, R1, R1
                                 // 计算 4*i(第 4 个参数)
```



BL g

// 调用 C 程序

ADD sp, sp, #4

// 从堆栈中删除第5个参数

.end

小结

本章介绍了 ARM 程序设计的过程与方法,包括汇编语言编程、伪指令的使用、汇编器的使用、汇编和 C 混合编程等内容。这些内容是嵌入式编程的基础,希望读者掌握。

思考与练习

- 1. 在 ARM 汇编中如何定义一个全局的数字变量?
- 2. ADR 和 LDR 的用法有什么区别?
- 3. AAPCS 中规定的 ARM 寄存器的使用规则是什么?
- 4. 什么是内联汇编?
- 5. 汇编代码中如何调用 C 代码中定义的函数?

第五章

ARM集成开发环境搭建

学习 ARM 汇编的第一件事就是搭建编程环境,如今有非常多的 IDE 及调试软件/仿真硬件,因此这里将提供一些方案给予学习者。众所周知,ARM 公司在前一个开发环境 ADS1.2(不再提供升级)后,推出了 Realview 系列开发环境。其中 Realview MDK 环境是针对中低端 ARM 开发的,不支持高端应用的 ARM。本书使用开源 GNU 下开发的 ARM,因此会主要介绍在GNU-ARM 下如何编写 ARM 汇编程序并进行调试。

本章主要内容:

- FS_JTAG 仿真器介绍;
- 开发环境搭建。



5.1 FS-JTAG 仿真器介绍

了解行业和相关技术的人都知道,功能完善的 ARM 仿真器和软件调试环境对于学习 ARM 处理器的工作原理和核心知识来说至关重要。由于之前多年的技术发展和行业实践,针对 Cortex-M、ARM7、ARM9 及 ARM11 系列处理器,市场上都已经有很多成熟的、物美价廉的仿真器可供选择。而对于目前最新流行的 ARM 应用处理器 Cortex-A 系列来说,业内的技术工程师们却很难找到价格合适、功能完善的仿真器。国外动辄了几千甚至上万美元的价格,这无疑阻碍了广大学习者的积极性,为此,华清远见研发中心为了推进 Cortex-A8 ARM 处理器的教学,提高合作企业及合作院校广大技术爱好者和培训学员的学习效率,最新生产研发出 FS-JTAG 仿真器,该款仿真器可以仿真 Cortex-M3、ARM7、ARM9、ARM11、Cortex-A 等多个 ARM 处理器系列。

如果需要专业一些的调试,则应该选择 ULINK、TRACE 32 这类专业级的仿真器,操作简单,调试功能强大,但价格昂贵。

下面逐一介绍一些常用的仿真器。

(1) FS-JTAG 仿真器 (如图 5-1 所示) 是一款基于开源的 Openocd 接口的仿真

器,外观和 JLINK 相同,有着很全的调试功能,再加上 Eclipse 这样强大的集成开发环境,使得它同样能成为工程师的首选,它有着如下的硬件特点。



图 5-1 FS-JTAG 仿真器

- ① USB 特性: USB2.0 全速接口、USB 电源供电。
- ② JTAG 特性: IEEE 1149.1 标准。
- (2) 配套的软件有如下特点。
- ① Eclipse 集成开发环境:提供实时调试功能,如单步、全速运行、复位、软/硬断点、跳转动态查看寄存器和存储器、变量观察。
 - ② 源码级别调试器 Openocd, 开源, 并且提供良好的交互界面。



5.2 开发环境搭建

5.2.1 开发工具的安装

Eclipse for ARM 是借用开源软件的 Eclipse 的工程管理工具,嵌入 GNU 工具集,使之能够开发 ARM 公司 Cortex-A 系列的 CPU ,这里使用的 Eclipse 作为开发软件。

打开光盘, 安装文件包, 安装步骤如下所示。

第一步:安装 ARM-GCC 编译工具。即

01-yagarto-bu-2.21 gcc-4.6.2-c-c++ nl-1.19.0 gdb-7.3.1 eabi 20111119.exe

第二步: 安装 GNU make 工具。即

02-yagarto-tools-20100703-setup.exe

安装成功后需要测试所安装的工具集是否成功,单击"开始"->"运行"->输出 cmd,然后回车,进入命令行模式,输入"make -v"命令,出现如图 5-2 (a) 所示的窗口,表示 make 工具成功安装。再次输入命令: arm-none-eabi-gcc -v。出现图 5-2 (b) 所示的窗口,表示 gcc 工具已经安装到机器上了。

第三步:安装 java 运行环境。即

03-jre-6u7-windows-i586-p-s.exe

第四步:安装 Eclipse。

解压 04-eclipse, 压缩到自己软件常用的路径,如 D:\Program Files,发送快捷方式到桌面上。

C:\Documents and Settings\Administrator>make -v GNU Make 3.81 Copyright (C) 2006 Free Software Foundation, Inc. This is free software; see the source for copying conditions. There is NO warranty; not even for MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. This program built for i686-pc-mingw32

cv 选定 C:\WINDOWS\system32\CWD.exe Microsoft Windows XP [版本 5.1.2600] (C) 版权所有 1985-2001 Microsoft Corp. C:\Documents and Settings\Administrator\arm-none-eabi-gcc -v Using built-in specs. COLLECT_GCC=arm-none-eabi-gcc COLLECT_LTO_WRAPPER=c:/program files/yagarto/bin/../libexec/gcc/arm-none-eabi/4. 6.2/lto-wrapper.exe Configured with: ../gcc-4.6.2/configure --target=arm-none-eabi --prefix=/home/ya garto/install --disable-nls --disable-shared --disable-threads --with-gcc --with gnu-ld --with-gnu-as --with-dwarf2 --enable-languages=c,c++ --enable-interwork enable-multilib --with-newlib --with-headers=../newlib-1.19.0/newlib/libc/include --disable-libssp --disable-libstdcxx-pch --disable-libmudflap --disable-libg omp -v Thread model: single gcc version 4.6.2 (GCC)

(b.

图 5-2 工具链的测试

第五步: 安装 FS-JTAG 工具。



解压"05-FS-JTAG 调试工具.rar"到自己软件常用的路径,如 D:\Program Files, 发送一个快捷方式到桌面。

第六步:安装 FS-JTAG 仿真器的驱动。

把仿真器插入计算机的 USB 接口上,提示发现新硬件,选择"从列表或指定位置安装(高级)",如图 5-3 所示。



图 5-3 发现新硬件

单击"下一步"按钮,会出现选择驱动安装目录,选择"在这些位置上搜索最佳驱动程序",并且选中"在搜索中包含这个位置",单击浏览找到"环境搭建软件包",如图 5-4、图 5-5 所示。




图 5-4 选择驱动安装目录

选择好,单击确定后,单击"下一步"按钮,会自动搜索路径,安装成功后如图 5-6 所示。







图 5-5 浏览文件夹

图 5-6 安装成功之后

以上是第一个驱动的安装,接下来还会有两个程序需要安装。在安装的过程中应用的驱动需要安装 3 次,3 次安装完成之后 FS-JTAG 的驱动算是全部安装完成。

5.2.2 创建一个新工程

(1) Eclipse 是一个标准的窗口应用程序,可以单击程序按钮开始运行。先在 D 盘目录下建立一个 examples 目录, 然后打开 Eclipse 软件, 指定到 D:\examples 目录下, 这个目录作为工作目录, 如图 5-7 所示。




图 5-7 指定一个工作路径

- (2)新建一个工程。进入主界面后,单击 File ->New-> C Project 菜单项, Eclipse 将打开一个标准对话框,输入希望新建工程的名字,单击 Finish 即可创建一个新的工程,这里工程名使用"led"。
- (3) 创建一个源文件。单击 File ->New-> Source File, 在弹出的对话框中的 SourceFile 输入要创建的文件名,这里以"led.s"命名,其余的选项选择默认即可,单击 Finish。在源文件中输入以下的文本信息,输入完成后保存文件。

```
.text
.globl start
start:
                   R0, = 0 \times e03001C0
     LDR
              R1, =0 \times 10
     T<sub>1</sub>DR
                                            //写控制寄存器, IO 引脚使能为输出
     STR
              R1, [R0]
LOOP:
                   R0, =0 \times e03001C4
     LDR
              R1, #0x02
     VOM
                                       //点亮 led
```



```
STR
          R1, [R0]
@ 延时一段时间
   LDR R2,=0xffffff
                             //延时
LOOP1:
            R2,R2,#1
   SUB
   CMP R2,#0
         LOOP1
   BNE
@ 熄灭 led
   MOV
        R1,#0x0
   STR
        R1,[R0]
@ 延时一段时间
   LDR R2,=0xffffff
                             //延时
LOOP2:
   SUB
            R2,R2,#1
        R2,#0
   CMP
   BNE
        LOOP2
@ 返回 LOOP 标号处
   B LOOP
   .end
```

(4) 创建一个 Makefile 文件,用来编译当前工程。在 Makefile 文件中输入以下信息。

```
all:
    arm-none-eabi-gcc led.s -00 -g -c -o led.o
    arm-none-eabi-ld led.o -Ttext 0x20000 -o led.elf
clean:
    rm -rf *.o *.elf
```

Makefile 中第一条指令的功能是把 led.s 文件编译成 led.o 文件,第二条指令的功能是连接生成可执行文件,-Ttext 0x20000 这句话的功能是连接指令段的地址,即 S5pc100 的片内内存起始地址。

(5) 创建一个调试命令文件,用来连接仿真器并发送调试命令。文件以"s5pc100.init"命名。文件中输入以下的信息。

```
target remote localhost:3333
monitor reset halt
```

(6) 保存并编译工程。Project -> Bulit All,对当前的工程进行编译。



5.2.3 调试工程

1. 配置 FS-JTAG 调试工具

- (1) 打开 FS_JTAG 软件,在 Target 选项中选择 s5pc100。
- (2) 在 Work Dir 选项中选择自己的工程目录 D:\examples。
- (3) 把开发板的拨码开关 SW1 的第 4 位 (数字 4 的那一位) 拨到靠近 SW1 处, 使用 usb 启动模式,如图 5-8 所示。
- (4) 打开开发板的电源,单击 connect 的选项,出现图 5-9 所示的提示,表示连接上开发板。



图 5-8 开发板的设置




图 5-9 连接开发板

2. 配置调试工具

在 Eclipse 的菜单中单击 Run -> Debug Configurations, 弹出如图 5-10 所示的对话框。




图 5-10 Debug Configurations 对话框

单击 Zyin Embedded debug(Native)选项,然后右击选择"NEW"。

在 Main 选项卡的 Project 框中,单击 Browse 选择 led 工程。在 C/C++ Application 中单击 Browse,找到工程目录下的 led.elf 文件。



在 Debugger 选项卡的 Main 中输入"arm-none-eabi-gdb"(选择自己的安装目录),在 GDB Command file 中选择工程目录下的 s5pc100.init 文件,在 Command 选项卡中输入下列信息。

```
load
break _start
c
```

单击"应用"后,单击 debug,开始调试运行,会出现调试界面,如图 5-11 所示。




图 5-11 调试界面

程序会在断点处停下,然后使用单步和全速等工具进行调试运行程序,单击全速运行,会出现 LED1 闪亮。

小结

本章主要介绍了 Eclipse 下 ARM 开发环境的搭建。本书后面章节的大部分实验都是基于这个环境的,工欲善其事,必先利其器,因此必须熟练掌握环境的使用。

思考与练习

1. 熟悉 Eclipse 开发环境的搭建。



2. 新建一个 Eclipse 工程,编写一个汇编程序实现"3+13=16"的操作。

第六章

GPIO 编程

GPIO 控制接口是接口技术中最简单的一种。本章通过介绍 S5PC100 芯片的 GPIO 控制方法,让读者初步掌握控制硬件接口的方法。

本章主要内容:

- GPIO 功能介绍:
- S5PC100 芯片的 GPIO 控制器介绍:
- S5PC100的GPIO的实例。

6.1 GPIO 功能介绍

首先应该理解什么是 GPIO。GPIO,英文全称为 General-Purpose IO ports,也就是通用 IO 口。在嵌入式系统中常常有数量众多、但是结构却比较简单的外部设备/电路,对这些设备/电路,有的需要 CPU 为之提供控制手段,有的则需要被 CPU 用作输入信号。而且,许多这样的设备/电路只要求一位,即只要有开/关两种状态就够了,比如控制某个 LED 灯亮与灭,或者通过获取某个管脚的电平属性来达到判断外围设备的状态的目的。对这些设备/电路的控制,使用传统的串行口或并行口都不合适。因此在微控制器芯片上一般都会提供一个"通用可编程 IO 接口",即 GPIO。接口至少有两个寄存器,即"通用 IO 控制寄存器"与"通用 IO 数据寄存器"。数据寄存器的各位都直接引到芯片外部,而对这种寄存器中每一位的作用,即每一位的信号流通方向,则可以对控制寄存器中的对应位独立地加以设置,比如可以设置某个管脚的属性为输入、输出或其他特殊功能。

在实际的 MCU 中,GPIO 是有多种形式的。比如有的数据寄存器可以按照位寻址,有些却不能,这在编程时就要区分了。比如传统的 8051 系列,就区分成可位寻址和不可位寻址两种寄存器。另外,为了使用方便,很多 MCU的 GPIO 接口除去两个标准寄存器必须具备外,还提供上拉寄存器。上拉寄存器可以设置 IO 的输出模式是高阻,还是带上拉的电平输出,或者是不带上拉的电平输出。用在电路设计中,外围电路就可以简化不少。



6.2 S5PC100 芯片的 GPIO 控制器介绍

6.2.1 特性

S5PC100的 GPIO 特性包括如下几点。

- (1) 173 个通用控制 IO, 141 个睡眠不可唤醒中断 IO, 32 个睡眠可唤醒中断 IO。
 - (2) 130 个多功能输入/输出接口。
 - (3) 控制引脚状态模式(除了 GPH0、GPH1、GPH2 和 GPH3)。

6.2.2 GPIO 分组预览

- (1) GPA0: 8 in/out pin 2xUART 带控制流。
- (2) GPA1: 5 in/out pin 2xUART 不带控制流 or 1xUART 带控制流, 1x IrDA。
 - (3) GPB: 8 in/out pin 2x SPI 总线接口。
 - (4) GPC: 5 in/out pin I2S 总线接口, PCM 接口, AC97 接口。
- (5) GPD: 7 in/out pin 2xI2C 总线接口, PWM 接口, External DMA 接口, SPDIF 接口。
 - (6) GPE0.1: 14 in/out pin 摄像头接口, SD/MMC 接口。
 - (7) GPF0,1,2,3: 28 in/out pin LCD 接口。
- (8) GPG0,1,2,3: 25 in/out pin 3xMMC channel, SPI, I2S, PCM, SPDIF各种接口。
- (9) GPH0,1,2,3: 32 in/out pin 摄像头通道接口,键盘,支持 32 位的睡眠可中断接口。
 - (10) GPI: 8 in/out pin PWI 接口。
 - (11) GPJ0,1,2,3,4: 33 in/out pin Modem IF, HIS, ATA 接口
 - (12) GPK0,1,2,3: 30 in/out pin EBI 控制信号。
 - 6.2.3 S5PC100 的 GPIO 常用寄存器分类
 - 1. 端口控制寄存器(GPACON-GPHCON)

在 S5PC100 中,大多数的引脚都可复用,因此必须对每个引脚进行配置。端口控制寄存器(GPNCON)定义了每个引脚的功能。

2. 端口数据寄存器(GPADAT-GPHDAT)

如果端口被配置成了输出端口,可以向 GPNDAT 的相应位写数据。如果端口被配置成了输入端口,可以从 GPNDAT 的相应位读出数据。

3. 端口上拉寄存器(GPBUP-GPHUP)

端口上拉寄存器控制了每个端口组的上拉电阻的允许/禁止。如果某一位为 0,相应的上拉电阻被允许;如果是 1,相应的上拉电阻被禁止。如果端口的上拉电阻被允许,无论在哪种状态(输入、输出、DATAn、EINTn等)下,上拉电阻都起



作用。

6.2.4 S5PC100 I/O 接口常用寄存器详解

(1)GPG3CON 寄存器,现在来看一下每一组 IO 的详细功能描述,考虑到 GPIO 的寄存器很多,这里只列出与后面 GPIO 示例有关的寄存器,见表 6-1。

表 6-1

GPG3 控制寄存器(Address = 0xE030001C0)

GPG3CON	位	描述	初始状态
GPG3CON[0]	[3:0]	0000 = 输入, 0001 = 输出, 0010 = SD_2_CLK,0011 = SPI_2_CLK, 0100 = I2S2_SCLK, 0101 = PCM_0_SCLK, 1111 = NWU_INTG14[0]	0000
GPG3CON[1]	[7:4]	0000 = 输入,0001 = 输出,0010 = SD_2_CMD,0011 = SPI_2_nSS, 0100 = I2S2_CDCLK, 0101 = PCM_0_EXTCLK,1111 = NWU_INTG14[1]	0000
GPG3CON[2]	[11:8]	0000 = 输入, 0001 = 输出, 0010 = SD_2_D[0],0011 = SPI_2_MISO, 0100 = I2S2_LRCK, 0101 = PCM_0_FSYNC, 1111 = NWU_INTG14[2]	0000
GPG3CON[3]	[15:12]	0000 = 输入, 0001 = 输出, 0010 = SD_2_D[1], 0011 = SPI_2_MOSI, 0100 = I2S2_SDI, 0101 = PCM_0_SIN, 1111 = NWU_INTG14[3]	0000
GPG3CON[4]	[19:16]	0000 = 输入, 0001 = 输出, 0010 = SD_2_D[2], 0011 = Reserved, 0100 = I2S2_SDO, 0101 = PCM_0_SOUT, 1111 = NWU_INTG14[4]	0000
GPG3CON[5]	[23:20]	0000 = 输入, 0001 = 输出, 0010 = SD_2_D[3], 0011 = Reserved, 0100 = Reserved, 0101 = SPDIF_0_OUT, 1111 = NWU_INTG14[5]	0000
GPG3CON[6]	[27:24]	0000 = 输入, 0001 = 输出, 0010 = SD_2_CDn, 0011 = Reserved, 0100 = Reserved, 0101 = SPDIF_EXTCLK, 1111 = NWU_INTG14[6]	0000

GPG3CON 配置寄存器用来决定 GPG3 组的每一位 IO 引脚的工作模式。GPG3 组一共有 6 个 IO 引脚,每 4 位来决定一位 IO 引脚的工作模式,其引脚对应位见表 6-2。

表 6-2

GPG3CON 配置的引脚对应位

GPG3CON	描述	配置相应位
GPG3CON的[3:0]	用来配置 GPG3 组的第 0 位引脚	GPG3_0
GPG3CON的[7:4]	用来配置 GPG3 组的第 1 位引脚	GPG3_1
GPG3CON 的[11:8]	用来配置 GPG3 组的第 2 位引脚	GPG3_2
GPG3CON的[15:12]	用来配置 GPG3 组的第 3 位引脚	GPG3_3
GPG3CON 的[19:16]	用来配置 GPG3 组的第 4 位引脚	GPG3_4
GPG3CON的[23:20]	用来配置 GPG3 组的第 5 位引脚	GPG3_5
GPG3CON的[27:24]	用来配置 GPG3 组的第 6 位引脚	GPG3_6

(2) GPG3DAT 寄存器,用来决定每一个引脚输出电平的状态的寄存器,见表 6-3。



丰	6 2
ᇨ	0-3

GPG3DAT 寄存器(Address = 0xE03001C4)

GPG3DAT	描述	决 定 位
GPG3DAT 的[0]	用来决定 GPG3 的第 0 位引脚高低电平状态	GPG3_0
GPG3DAT 的[1]	用来决定 GPG3 的第 1 位引脚高低电平状态	GPG3_1
GPG3DAT 的[2]	用来决定 GPG3 的第 2 位引脚高低电平状态	GPG3_2
GPG3DAT 的[3]	用来决定 GPG3 的第3位引脚高低电平状态	GPG3_3
GPG3DAT 的[4]	用来决定 GPG3 的第 4 位引脚高低电平状态	GPG3_4
GPG3DAT 的[5]	用来决定 GPG3 的第 5 位引脚高低电平状态	GPG3_5
GPG3DAT 的[6]	用来决定 GPG3 的第 6 位引脚高低电平状态	GPG3_6
GPG3DAT 的[31:7]	没有使用,保留	

相应位为1时:输出高电平,即等于VCC IO的电压。

相应位为0时:输出低电平,即等于0V。

(3) GPG3PUD 寄存器,用来决定每一个引脚是否接上拉电阻的功能,见表 6-4。

表 6-4

GPG3PUD 寄存器(Address = 0xe03001C8)

GPG3PUD	描述	决定位	
GPG3PUD 的[1:0]	用来决定 GPG3 的第 0 位引脚上拉/下拉电阻的状态	GPG3_0	
GPG3PUD 的[3:2]	用来决定 GPG3 的第 1 位引脚上拉/下拉电阻的状态	GPG3_1	
GPG3PUD 的[5:4]	用来决定 GPG3 的第 2 位引脚上拉/下拉电阻的状态	GPG3_2	
GPG3PUD 的[7:6]	用来决定 GPG3 的第3位引脚上拉/下拉电阻的状态	GPG3_3	
GPG3PUD 的[9:8]	用来决定 GPG3 的第 4 位引脚上拉/下拉电阻的状态	GPG3_4	
GPG3PUD 的[11:10]	用来决定 GPG3 的第 5 位引脚上拉/下拉电阻的状态	GPG3_5	
GPG3PUD 的[13:12]	用来决定 GPG3 的第 6 位引脚上拉/下拉电阻的状态	GPG3_6	

相应位的控制功能如下:

00 = Disables Pull-up/down 禁止上拉电阻和下拉电阻的功能;

01 = Enables Pull-down 使能下拉电阻的功能;

10 = Enables Pull-up 使能上拉电阻的功能;

11 = Reserved 保留,没有使用。

6.3

S5PC100的 GPIO的实例


通过 6.1 节和 6.2 节的介绍,读者了解了 GPIO 的功能,以及 S5PC100 芯片 GPIO 控制器的配置方法。本节通过一个简单示例说明 S5PC100 的 GPIO 接口的使用。

示例将利用 S5PC100 的 4 个 I/O 引脚控制 4 个发光二极管,可以对其亮或灭进行控制。

6.3.1 电路原理

如图 6-1 所示,LED1~LED4 分别与 $GPG3_0$ ~ $GPG3_3$ 相连,通过 $GPG3_0$ ~ $GPG3_3$ 引脚的高低电平来控制三极管的导通性,从而控制 LED 的亮灭。





因此,当这几个引脚输出高电平时发光二极管点亮;反之,发光二极管熄灭。 6.3.2 寄存器设置

为了实现控制 LED 的目的,需要通过配置 GPG3CON 寄存器将 GPG3_0、GPG3_1、GPG3_2、GPG3_3 设置为输出属性。通过设置 GFG3DAT 寄存器实现点 亮与熄灭 4 个 LED。

对于本例来说, GPG3PUD 默认是使能上拉, 因此不用设置。

6.3.3 程序编写

程序编写的相关代码如下:



```
*/
    GPG3.GPG3DAT = 0x0;
    for(i = 0; i <= 1000000; i++);
}

return 0;
/* 以下是 GPG3 结构体在 s5pc100.h 中的定义*/
/* GPG3 */

typedef struct {
        unsigned int GPG3CON;
        unsigned int GPG3DAT;
        unsigned int GPG3PUD;
        unsigned int GPG3DRV;
        unsigned int GPG3PDNCON;
        unsigned int GPG3PDNPUD;
}
gpg3;
#define GPG3 (* (volatile gpg3 * )0xE03001C0 )
*/
```

实验过程与结果如下:

- (1) 将程序编译后获得的.elf 文件,通过仿真器下载并运行在目标板上;
- (2) 观察实验结果,可以看到 LED1 闪亮的现象。

小结

通过本章的学习,学员需要理解 GPIO 的概念,掌握 S5PC100 上的 GPIO 编程方法。

思考与练习

- 1. 什么是 GPIO?
- 2. S5PC100 有多少组 GPIO 端口?
- 3. 如何实现利用 S5PC100 的 GPD4 控制 LED? 请画出原理图,并编程实现。

第七章

ARM 系统时钟及编程



每一款处理器都有自己的一套时钟系统,了解处理器系统时钟的相关知识,是学习一种处理器的必要环节。

本章主要内容:

- S5PC100 时钟域的划分;
- S5PC100 时钟的产生过程分析;
- S5PC100 时钟源的选择:
- S5PC100 时钟的配置:
- S5PC100 时钟配置寄存器描述:
- S5PC100 时钟源配置示例。

7-1 S5PC100 时钟域的划分

S5PC100 的时钟域包含 3 个部分,第一部分包括 Cortex-A8、D0_bus 和 D0_bus 的附加模块。由于 Cortex-A8 只支持同步模式,因此 Cortex-A8 和 D0_bus 必须同步操作。第二部分包括 D1_bus 和 D1_bus 的附加模块。最后部分 D2 域,是低功耗的音频。

D0 域最高可以工作在 166 MHz 的时钟频率下, D1 域最高可以工作在 133 MHz 的时钟频率下(D1 域有很多多媒体 IPs 可以工作在 133 MHz 下), D2 域最高可以工作在 80 MHz 的时钟频率下, 所有 3 个部分都是通过异步桥进行通信的。

时钟域的分配图如图 7-1 所示。




图 7-1 时钟域组成图



7.2 S5PC100 时钟的产生过程分析

7.2.1 时钟的产生

图 7-2 的方块图显示了时钟生成逻辑。一个外部的石英钟连接到振荡放大器, 锁相环把一个低频率的时钟转换成一个高频的时钟提供给 S5PC100。时钟发生器模块有一个内置的逻辑来稳定时钟频率,因为在每个系统复位后都需要一段时间来让这个系统稳定。




图 7-2 时钟的产生

7.2.2 模块对应的时钟域

下面的表 7-1 显示了系统中每一个模块对应的时钟域,用来确定每一个模块由哪一个时钟域提供时钟。

表 7-1

时钟域对应的模块

Bus clock domain	Module
D0	ARM, DRAMC, VIC0, VIC1, VIC2, TZIC0, TZIC1, TZIC2, M2M DMA, G2D, CFCON, CS (Cere-sight)System, SEC(Security)SS(AES, DES/TDES, SHAl/PRNG, Secure JTAG, and PKA), IntMem Con, SROMC, ONENANDC, NFCON, EBI, TZPC0, CHIPID
DI	Peripheral DMA, SDMMC0, SDMMC1, SDMMC2, USBHOST1.1, USB OTG, MODEMIF, LCD sub-system(CAMIF0, CAMIF1, CAMIF2, MIPI CSI, MIPI DSI, LCD controller, JPEG, and rotator), TV sub-system(HDMI, SDTV out, VP, and mixer). MFC(Multi-Function Codec), G3D, GPIO, TZPC1 and TZPC2, Clock Management Unit, PWM, System Timer, WDT, RTC, UART, SPI0, SPI1, SPI2, IRDA, I2C0, HDMI_I2C, CAN0, CAN1, MIPI_CSI, MIPI_DSI, MIPI_HSI, I2S1 and I2S2, SPDIF, PCM0, PCM1, AC97, KEYIF, TSADC
D2	I2S0, Large SRAM



7.3

S5PC100 时钟源的选择

时钟源在 S5PC100 中可以划分以下几类。

- (1) 时钟来自于引脚: XusbXTI、XXTI、XXTI27 和 XrtcXTI。
- (2) 时钟来自于时钟管理单元(CMU)、HCLKD0、HCLKD1和 etc。
- (3) 时钟来自于 USB OTG PHY。
- (4) 时钟来自于 GPIO 引脚 XciPCLK、XpwmECLK 和 etc。

7.3.1 时钟来自于外部引脚

USB_XI: 时钟通过 XusbXTI 和 XusbXTO 引脚进行输入,这个时钟可以提供给 (A, E, M)PLLs。同样可以提供给 USB 设备,输入的时钟频率为 12 MHz。

OSC_IN: 时钟通过 XXTI 和 XXTO 引脚进行输入,如果 USB 没有 USB_XI 时钟输入时,CMU 和 PLL 就可以产生时钟给芯片内部的外设。输入的时钟频率为 12 MHz。

OSC27_IN: 27 MHz 的时钟通过 XXTI27 和 XXTO27 引脚进行输入,这个时钟在 CMU, HPLL and MIPI D-PHY 中进行倍频,产生一个 42 MHz 的时钟给 SD TV out。

RTC XT: 32.768 KHz 的时钟通过 XrtcXTI 和 XrtcXTO 引脚进行输入。

ARMCLK 时钟是 Cortex-A8 内核工作的时钟。

HCLK0 时钟是 D0 BUS 和 D0 BUS 的附加模块的工作时钟。

PCLK0 时钟是 D0 BUS 总线上的 APB 总线的工作时钟。

HCLK1 时钟是 D1 BUS 和 D1 BUS 的附加模块的工作时钟。

PCLK1 时钟是 D1 域上的 APB 模块的时钟。

HCLK2 时钟是 D2 BUS 和 D2 BUS 附加模块的时钟。

SCLK HDMI 时钟是 HDMI 和 MIXER 的时钟。

SCLK_48M 时钟提供给 SPI、MMC、USB HOST1.1 和 IrDA 的 48 MHz 的时钟。

SCLK_27M 时钟是提供给 MIXER、MIPI D-PHY、SPI 和 MMC 的 27 MHz 的时钟。

SCLK_54M 时钟是提供给 VDAC、TV、MIXER、LCD 和 FIMC 的 54 MHz 的时钟。

7.3.2 时钟来自于时钟管理单元(CMU)

CMU 可以产生一系列的时钟频率,通过 XXTI、XXTI27、XrtcXTI 和 XusbXTI 引脚输入时钟。S5PC100 使用一个 12 MHz 时钟提供给 APLL、MPLL、EPLL,一个 27 MHz 时钟提供给 HPLL。下面是 4 个 PLL 产生内部时钟的信息。

- (1) APLL 使用 XXTI 或者 XusbXTI 产生 50 MHz~2 GHz 的时钟频率。
- (2) MPLL 使用 XXTI 或者 XusbXTI 产生 12~600 MHz 的时钟频率。
- (3) EPLL 使用 XXTI 或者 XusbXTI 产生 12~600 MHz 的时钟频率。
- (4) HPLL 使用 OSC27 IN 产生 27~600 MHz 的时钟频率。



7.4

S5PC100 时钟的配置

在 S5PC100 中,APLL 是为 D0 域提供时钟的,能够产生 50 MHz \sim 2 GHz 的时钟频率。MPLL 是为 D0 域提供时钟的,能够产生 $10\sim$ 600 MHz 的时钟频率。EPLL 通常是用来产生音频的时钟。HPLL 通常是用来产生 HDMI 的时钟,频率为74.176 MHz 和 74.25 MHz。

下面分别来列一下时钟配置的参数表,APLL的配置参数见表 7-2。

表 7-2

APLL 的 PMS 的配置表

FIN(M Hz)	Target FOUT(M Hz)	P	М	S	Real FOUT(MHz)
12	400	3	400	2	400.00
12	533	4	355	1	532.50
12	667	3	333	1	666.00
12	800	3	400	1	800.00
12	500	3	500	2	500.00
12	666	3	333	1	666.00
12	833	3	417	1/	834.00
12	1000	3	500	1	1000.00
12	600	3	300	1	600.0
12	800	3	400	1	800.0
12	1000	3	500	1	1000.0
12	1200	3	300	0	1200.0

FIN: 代表是输入的时钟频率。

Target FOUT: 是锁相环输出的频率。

Real FOUT: 是真实的输出,和 Target FOUT 的值一样。

P、M、S: 是配置锁相环的配比因子。

MPLL 的配置见表 7-3。

表 7-3

MPLL 的 PMS 的配置表

FIN(MHz)	Target FOUT(MHz)	Р	M	S	Real FOUT(MHz)
12	200	3	100	1	200.0
12	400	3	100	0	400.0
12	500	3	125	0	500.0
12	133	3	133	2	133.0
12	267	2	89	1	267.0
12	400	3	100	0	400.0
12	167	6	167	1	167.0
12	333	4	111	0	333.0



《ARM 嵌入式体系结构与接口技术(Cortex-A8 版)》

12	500	3	125	0	500.0
		_			

HPLL 的配置见表 7-4。

表 7-4

HPLL 的配置参数表

FIN(MHz)	Target FOUT(MHz)	P	М	S	Real FOUT(MHz)
27	54.0000	6	96	3	54.0
27	108.0000	6	96	2	108.0
27	74.2500	6	132	3	74.25
27	148.5000	6	132	2	148.5
27	222.7500	6	99	_ 1	222.75
27	297.0000	6	132	1	297.0
27	371.2500	8	110	0	371.25
27	445.5000	6	99	0	445.5
27	74.1758	6	132	3	74.25
27	148.3516	6	132	2	148.5
27	222.5275	6	99	1	222.75
27	296.7033	6	132	1	297.0
27	370.8791	11	151	0	370.636
27	445.0549	6	99	0	445.5
27	519.2308	9	173	0	519.0
27	146.2500	6	130	2	146.25
27	147.7500	9	197	2	147.25

EPLL 的配置见表 7-5。

表 7-5

EPLL 的 PMS 的配置表

FIN(MHz)	Target FOUT(MHz)	Р	М	S	Real FOUT(MHz)
12	200	3	100	1	200.0
12	400	3	100	0	400.0
12	500	3	125	0	500.0
12	133	3	133	2	133.0
12	267	2	89	1	267.0
12	400	3	100	0	400.0
12	167	6	167	1	167.0
12	333	4	111	0	333.0
12	500	3	125	0	500.0



7.5

S5PC100 时钟配置寄存器描述

1. PLL 的屏蔽寄存器

表 7-6 为 PLL 的屏蔽寄存器,系统控制器控制 PLL、时钟发生器、电源管理部分和其他依赖于系统的部分,本节描述如何使用系统的特殊的功能寄存器(SFR)控制这些模块。

表 7-6

PLL 的屏蔽寄存器

Register	Address	R/W	Description	Reset Value
1.1 PLL mask	0xE010_0000			
APLL_MASK	0xE010_0000	R/W	Control PLL masking period for APLL	0x0000_FFFF
MPLL_MASK	0xE010_0004	R/W	Control PLL masking period for MPLL	0x0000_FFFF
EPLL_MASK	0xE010_0008	R/W	Control PLL masking period for EPLL	0x0000_FFFF
HPLL_MASK	0xE010_000C	R/W	Control PLL masking period for HPLL	0x0000_FFFF

这个是时钟屏蔽寄存器,系统一共有 4 个 PLL,故有 4 个屏蔽寄存器,如果输入频率改变或频分(乘法)值改变了,锁相环需要锁定一段时间。当 PLL 锁定时,即使没有方法来检验,但是 PLL 指定了一个屏蔽的周期去屏蔽 PLL 的输出,屏蔽的周期长短取决于每一个时钟源。在此期间,锁相环输出将被屏蔽了。这就是为什么要设置一个屏蔽时间的原因。



在 A/M/E/H 中推荐的屏蔽时间是 $300\,\mu\,s$, PLL 的屏蔽值是基于输入时钟计数的。 例如, 当输入时钟频率是 $12\,MHz$ 时, 屏蔽时间是 $300\,\mu\,s$, PLL_MASKTIME 将为 $3\,600(=$

2. PLL 控制寄存器

表 7-7 显示了 PLL 的控制寄存器。

控制 PLL 输出时钟频率是由 P、M、S 的值来决定,参考表 7-2、表 7-3、表 7-4、表 7-5 时钟的配置参考表。

表 7-7

PLL 的控制寄存器

1.2 PLL control	0xE010_0100			
APLL_CON	0xE010_0100	R/W	Control PLL output frequency for APLL	0x0190_0302
MPLL_CON	0xE010_0104	R/W	Control PLL output frequency for MPLL	0x0085_0302
EPLL_CON	0xE010_0108	R/W	Control PLL output frequency for EPLL	0x0085_0302
HPLL_CON	0xE010_010C	R/W	Control PLL output frequency for HPLL	0x0085_0302

3. 时钟源选择寄存器

表 7-8 为时钟源选择寄存器,对系统的时钟源进行选择,决定系统使用的时钟源。



表 7-8

时钟源选择寄存器

1.3 Clock source	0xE010_0200			
CLK_SRC0	0xE010_0200	R/W	Select clock source 0(Main)	0x0000_0000
CLK_SRC1	0xE010_0204	R/W	Select clock source 1(Connectivity)	0x0000_0000
CLK_SRC2	0xE010_0208	R/W	Select clock source 2(Multimedia & Connectivity)	0x0000_0000
CLK_SRC3	0xE010_020C	R/W	Select clock source 3(Audio & Others)	0x0000_0000

4. 时钟源分频设置寄存器

表 7-9 是时钟源分频设置寄存器,对已经选择的时钟源进行分频。

表 7-9

时钟源分频设置寄存器

1.4 Clock divider	0xE010_0300			
CLK_DIV0	0xE010_0300	R/W	Set clock divider ratio 0(Main D0 domain)	0x0001_1000
CLK_DIV1	0xE010_0304	R/W	Set clock divider ratio 1(Main D1 domain)	0x0001_0000
CLK_DIV2	0xE010_0308	R/W	Set clock divider ratio 2(Connectivity)	0x0000_0000
CLK_DIV3	0xE010_030C	R/W	Set clock divider ratio 3(Multimedia & Connectivity)	0x0000_0000
CLK_DIV4	0xE010_0310	R/W	Set clock divider ratio 4(Audio & Others)	0x0000_0000

7.6

S5PC100 时钟源配置示例

以下是使用汇编进行的时钟初始化部分,对系统的时钟进行配置。

```
/*
    * 初始化核心的时钟和总线时钟
    */
    ldr
         r0, =ELFIN CLOCK POWER BASE@0xe0100000
          r1, #0xe10
         r1, [r0, #APLL MASK OFFSET] @input clock frequency is 12MHz and
masking time is 300us
         r1, [r0, #MPLL MASK OFFSET]
                                           @the value of PLL MASKTIME
will be 3600 (=0 \times E10).
         r1, [r0, #EPLL MASK OFFSET]@首先对屏蔽 PLL 的屏蔽寄存器进行配置
     str r1, [r0, #HPLL MASK OFFSET]
          r1, =(1<<31 |445<<16 |4<<8 |0) @APLL VAL=(1<<31 | 445<<16 |
     ldr
0x4 << 8 \mid 0)
     str r1, [r0, #APLL CON OFFSET]
                                       @12 1333 4 445 0
1335.0
                                        @FOUTAPLL = 1335MHz
     ldr r1, =(1<<31 |89<<16 |2<<8 |1) @MPLL_VAL=(1<<31 | 89<<16
```



```
2<<8 | 1)
         rl, [r0, #MPLL CON OFFSET] @12 267 2 89 1 267.0
     str
                                       @FOUTMPLL = 267MHz
          r1, =(1<<31 |90<<16 |3<<8 |3) @EPLL VAL=(1<<31 | 90<<16 |
     ldr
3<<8 | 3)
         str
                                       @FOUTEPLL = 45MHz
         r1, = (1<<31 | 96<<16 | 6<<8 | 3) @HPLL VAL=(1<<31 | 96<<16 |
     ldr
6<<8 | 3)
          r1, [r0, #HPLL CON OFFSET]
                                      @27 54.0000 6 96 3 54.0
     str
                                       @FOUTHPLL = 54MHz
         r1, =(1<<0 |1<<4 |1<<8 |1<<12) @选择时钟源 芯片手册的 185页
     ldr
         r1, [r0, #CLK SRC0 OFFSET] @1:FOUTAPLL
                                                         MOUTAPLL
     str
=1335MHz
                                       @1:FOUTMPLL MOUTMPLL =267MHz
                                       @1:FOUTEPLL MOUTEPLL =45MHz
                                       @1:FOUTHPLL MOUTHPLL =54MHz
                                       @O:MOUTMPLL, 1:DOUTAPLL2 选中
的是 MOUTMPLL
    @对 DO BUS 进行分频
    ldr r1, = (1 << 0 \mid 0 << 4 \mid 3 << 8 \mid 1 << 12 \mid 1 << 16)
         r1, [r0, #CLK DIV0 OFFSET]
     @CLK DIV0 VAL=((1<<0)|(0<<4)|(3<<8)|(1<<12)|(1<<16))
     @DOUT APLL = MOUT APLL / 2 =667MHZ
                                          这是 DIV APLL 的分频值
   @ARMCLK = DOUT ARM = DOUT APLL / 1 =667MHZ 这是 DIV ARM 的分频值
   @HCLKD0 = DOUTARM / 4
                            = 166MHZ
                                       这是 DIV DO BUS 的分频值
   @PCLKD0 = HCLKD0 / 2
                             = 83 MHZ
                                       这是 DIV PCLKDO 的分频值
   1dr r1, = (1 << 4 | 1 << 8 | 1 << 12 | 1 << 16)
   @对 D1 时钟进行分频,芯片手册 190 页
   str r1, [r0, #CLK DIV1 OFFSET]
   @DOUTAPLL2 = MOUTAPLL / 1 = 1335MHZ
                                     这是 DIV APLL2 的分频值
   @DOUTMPLL = MOUTAMPLL / 2= 133MHZ
                                            这是 DIV MPLL 的分频值
   @DOUTMPLL2 = MOUTAMPLL / 2= 133MHZ
   @DOUTD1 BUS= MOUTAMPLL / 2= 133MHZ = HCLKD1
   @PCLK = DOUTD1 BUS / 2 = 66 MHZ = PCLKD1
```

使用上面的代码可以对系统的时钟进行初始化, 初始化后可得出ARMCLK=667 MHz、HCLKD0=166 MHz、PCLKD0=83 MHz、PCLKD1=66 MHz,HCLKD1=133 MHz。



小结

本章讲解了 S5PC100 处理器核的时钟原理及工作机制。读者需要结合实验来加深对时钟的理解。本书后面章节涉及的片内外设,大都和时钟有关系。

思考与练习

- 1. ARM 的 AMBA 是什么? PCLK 和 HCLK 是什么关系?
- 2. 时钟源是怎么样产生的?

第八章

ARM 异常处理及编程

几乎每种处理器都支持特定的异常处理。中断也是异常的一种。了解处 理器的异常处理相关知识,是学习一种处理器的重要环节。

本章主要内容:

- ARM 异常中断处理概述:
- ARM 体系异常种类:
- ARM 异常的优先级:
- ARM 处理器模式和异常;
- ARM 异常响应和处理程序返回:
- ARM 系统中异常中断处理程序的安装:
- ARM 的 SWI 异常中断处理程序设计;
- FIO和 IRO 异常中断程序设计:
- 基于 Cortex-A8 内核的 S5PC100 异常程序设计。

8-1 ARM 异常中断处理概述

1. 中断的概念

什么是中断?从一个生活中的例子引入。你正在家中看书,突然电话铃响了,他放下书本,夫接电话,和来电话的人交谈,然后放下电话,回



来继续看书。这就是生活中的"中断"现象,就是正常的工作过程被外部的事件打断了。

在处理器中,所谓中断,是一个过程,即 CPU 在正常执行程序的过程中,遇到外部/内部的紧急事件需要处理,暂时中断(中止)当前程序的执行,而转去为事件服务,待服务完毕,再返回到暂停处(断点)继续执行原来的程序。为事件服务的程序称为中断服务程序或中断处理程序。严格地说,上面的描述是针对硬件事件引起的

中断而言的。用软件方法也可以引起中断,即事先在程序中安排特殊的指令,CPU 执行到该类指令时,转去执行相应的一段预先安排好的程序,然后再返回去执行原 来的程序,这可称为软中断。把软中断考虑进去,可给中断再下一个定义:中断是 一个过程,是 CPU 在执行当前程序的过程中因硬件或软件的原因插入了另一段程 序运行的过程。因硬件原因引起的中断过程的出现是不可预测的,即随机的,而软 中断是事先安排的。

2. 中断源的概念

仔细研究一下生活中的中断,对于理解中断的概念也很有好处。什么可以引起中断?生活中很多事件可以引起中断:有人按了门铃了,电话铃响了,闹钟响了,烧的水开了等诸如此类的事件。把可以引起中断的信号源称之为中断源。

3. 中断优先级的概念

设想一下,你正在看书,电话铃响了,同时又有人按了门铃,你该先做哪样呢?如果你正在等一个很重要的电话,你一般不会去理会门铃的,而反之,你正在等一个重要的客人,则可能就不会去理会电话了。如果不是这两者(即不等电话,也不是等人上门),你可能会按你通常的习惯去处理。总之这里存在一个优先级的问题,处理器中断也是如此,也有优先级的问题,即同时有多个中断源递交中断申请时,中断控制器对中断源的响应存在优先级别。需要注意的是优先级的问题不仅仅发生在两个中断同时产生的情况,也发生在一个中断已产生,又有一个中断产生的情况,比如你正接电话,有人按门铃的情况,或你正开门与人交谈,又有电话响了的情况。这时也需要根据中断源的优先级来决定下一动作。

ARM 处理器中有 7 种类型的异常,按优先级从高到低的顺序排列如下: 复位异常 (Reset)、数据异常 (Data Abort)、快速中断异常 (FIQ)、外部中断异常 (IRQ)、预取异常 (Prefetch Abort)、软件中断 (SWI)和未定义指令异常 (Undefined Instruction)。

在 ARM 处理器中异常(Exception)和中断(Interrupt)有些差别,异常主要是从处理器被动接受异常的角度出发,而中断带有向处理器主动申请的色彩。在本书中,对"异常"和"中断"不做严格区分,两者都是指请求处理器打断正常的程序执行流程,进入特定程序循环的一种机制。



8.2 ARM 体系异常种类

ARM 体系结构中,存在 7 种异常处理。当异常发生时,处理器会把 PC 设置为一个特定的存储器地址。这一地址放在被称为向量表(Vector Table)的特定地址范围内。向量表的入口是一些跳转指令,跳转到专门处理某个异常或中断的子程序。

存储器映射地址 0x000000000 是为向量表 (一组 32 位字) 保留的。在有些处理器中,向量表可以选择定位在存储空间的高地址(从偏移量 0xffff0000 开始)。一些嵌入式操作系统,如 Linux 和 Windows CE 就利用了这一特性。



Cortex-A8 系统中支持通过设置 CP15 的 C12 寄存器将异常向量表的首地址设置在任意地址。下文标记为 C12 (CP15)。

表 8-1 列出了 ARM 的 7 种异常。

表 8-1

ARM 的 7 种异常

异 常 类 型	处理器模式	执行低地址	执行高地址
复位异常(Reset)	特权模式	0x00000000	0xffff0000
未定义指令异常(Undefined Interrupt)	未定义指令中止模式	0x00000004	0xffff0004
软中断异常(Software Abort)	特权模式	0x00000008	0xffff0008
预取异常(Prefetch Abort)	指令访问中止模式	0x0000000C	0xffff000C
数据异常(Data Abort)	数据访问中止模式	0x00000010	0xffff0010
外部中断请求 (IRQ)	外部中断请求模式	0x00000018	0xffff0018
快速中断请求 (FIQ)	快速中断请求模式	0x0000001C	0xffff001C

异常处理向量表如图 8-1 所示。

当异常发生时,分组寄存器 R14 和 SPSR 用于保存处理器状态,操作伪指令如下。

R14_<exception_mode> = return link

SPSR_<exception_mode> = CPSR

CPSR[4:0] = exception mode number

CPSR[5] = 0 /*进入 ARM 状态*/

If <exception_mode> = = reset or FIQ then

CPSR[6] = 1 /*屏蔽快速中断 FIQ*/

CPSR[7] = 1 /*屏蔽外部中断 IRQ*/

PC = exception vector address

异常返回时, SPSR 内容恢复到 CPSR, 链接寄存器 R14 的内容恢复到程序计数器 PC。

1. 复位异常

当处理器的复位引脚有效时,系统会产生复位异常中断,程序





图 8-1 异常处理向量表

跳转到复位异常中断处理程序处执行。复位异常中断通常用在系统上电和系统复位 两种情况下。

当复位异常时,系统执行下列伪操作(处理器自动执行的,以下几个异常相同)。

R14_svc = UNPREDICTABLE value

SPSR_svc = UNPREDICTABLE value

CPSR[4:0] = 0b10011 /*进入特权模式*/

CPSR[5] = 0 /* 处理器进入 ARM 状态*/

 CPSR[6] = 1
 /*禁止快速中断*/

 CPSR[7] = 1
 /*禁止外设中断*/

If high vectors configured then

PC = 0xffff0000

Else

PC = 0x00000000

复位异常中断处理程序将进行一些初始化工作,内容与具体系统相关。下面是 复位异常中断处理程序的主要功能。

- (1) 设置异常中断向量表。
- (2) 初始化数据栈和寄存器。
- (3) 初始化存储系统,如系统中的 MMU 等。
- (4) 初始化关键的 I/O 设备。
- (5) 使能中断。
- (6) 处理器切换到合适的模式。
- (7) 初始化 C变量, 跳转到应用程序执行。

2. 未定义指令异常

当 ARM 处理器执行协处理器指令时,它必须等待一个外部协处理器应答后,才能真正执行这条指令。若协处理器没有响应,则发生未定义指令异常。

未定义指令异常可用于没有物理协处理器的系统上,对协处理器进行软件仿真或通过软件仿真实现指令集扩展。例如,在一个不包含浮点运算的系统中,CPU 遇到浮点运算指令时,将发生未定义指令异常中断,在该未定义指令异常中断的处理程序中可以通过其他指令序列仿真浮点运算指令。

仿真功能可以通过下面步骤实现。

- (1) 将仿真程序的入口地址链接到向量表中未定义指令异常中断入口处(0x00000004 或 0xffff0004),并保存原来的中断处理程序。
- (2) 读取该未定义指令的 bits[27:24],判断其是否是一条协处理器指令。如果 bits[27:24]值为 0b1110 或 0b110x,该指令是一条协处理器指令;否则,由软件仿真实现协处理器功能,可以通过 bits[11:8]来判断要仿真的协处理器功能(类似于SWI 异常实现机制)。
- (3)如果不仿真该未定义指令,程序跳转到原来的未定义指令异常中断的中断 处理程序执行。



当未定义指令异常发生时,系统执行下列的伪操作。

3. 软中断 SWI

软中断异常发生时,处理器进入特权模式,执行一些特权模式下的操作系统功能。软中断异常发生时,处理器执行下列伪操作。

4. 预取指令异常

预取指令异常是由系统存储器报告的。当处理器试图去取一条被标记为预取无效的指令时,会发生预取异常。

如果系统中不包含 MMU 时,预取指令异常中断处理程序只是简单地报告错误并退出。若包含 MMU,引起异常的指令的物理地址则被存储到内存中。

预取异常发生时,处理器执行下列伪操作。

```
r14_svc = address of the aborted instruction + 4

SPSR_und = CPSR

CPSR[4:0] = 0b10111 /*进入特权模式*/

CPSR[5] = 0 /*处理器进入 ARM 状态*/
/*CPSR[6]保持不变*/

CPSR[7] = 1 /*禁止外设中断*/

If high vectors configured then
```



```
PC = 0xffff000C
Else
```

 $PC = 0 \times 00000000C$

5. 数据访问中止异常

数据访问中止异常是由存储器发出数据中止信号,它由存储器访问指令 Load/Store 产生。当数据访问指令的目标地址不存在或者该地址不允许当前指令访 问时,处理器产生数据访问中止异常。

当数据访问中止异常发生时,处理器执行下列伪操作。

```
r14_abt = address of the aborted instruction + 8

SPSR_abt = CPSR

CPSR[4:0] = 0b10111

CPSR[5] = 0

/*CPSR[6]保持不变*/

CPSR[7] = 1 /*禁止外设中断*/

If high vectors configured then

PC = 0xffff000C10

Else

PC = 0x00000010
```

当数据访问中止异常发生时,寄存器的值将根据以下规则进行修改。

- (1) 返回地址寄存器 r14 的值只与发生数据异常的指令地址有关,与 PC 值无关。
 - (2) 如果指令中没有指定基址寄存器回写,则基址寄存器的值不变。
- (3)如果指令中指定了基址寄存器回写,则寄存器的值和具体芯片的 Abort Models 有关,由芯片的生产商指定。
 - (4) 如果指令只加载一个通用寄存器的值,则通用寄存器的值不变。
 - (5) 如果是批量加载指令,则寄存器中的值是不可预知的值。
 - (6) 如果指令加载协处理器寄存器的值,则被加载寄存器的值不可预知。

6. 外部中断 IRQ

当处理器的外部中断请求引脚有效且 CPSR 寄存器的 I 控制位被清除时,处理器会产生外部中断 IRQ 异常。系统中各外部设备通常通过该异常中断请求处理器服务。

当外部中断 IRO 发生时,处理器执行下列伪操作。

```
r14_irq = address of next instruction to be executed + 4

SPSR_irq = CPSR

CPSR[4:0] = 0b10010 /*进入特权模式*/

CPSR[5] = 0 /*处理器进入 ARM 状态*/
/*CPSR[6]保持不变*/
```



```
CPSR[7] = 1 /*禁止外设中断*/

If high vectors configured then

PC = 0xffff0018

Else

PC = 0x00000018
```

7. 快速中断 FIQ

当处理器的快速中断请求引脚有效且 CPSR 寄存器的 F 控制位被清除时,处理器产生快速中断请求 FIQ 异常。

当快速中断异常发生时,处理器执行下列伪操作。

8.3 ARM 异常的优先级

每一种异常按表 8-2 中设置的优先级得到处理。

表 8-2	异常优先级

优 先 级	异常
最高 1	复位异常
2	数据中止
3	快速中断请求
优 先 级	异常
4	外部中断请求
5	预取指令异常
6	软中断
最低 7	未定义指令

异常可以同时发生,处理器则按表 8-2 中设置的优先级顺序处理异常。例如,处理器上电时发生复位异常,复位异常的优先级最高,所以当产生复位时,它将优



先于其他异常得到处理。同样,当一个数据访问中止异常发生时,它将优先于除复位异常外的其他所有异常而得到处理。

优先级最低的两种异常是软件中断和未定义指令异常。因为正在执行的指令不可能既是一条 SWI 指令,又是一条未定义指令,所以软件中断异常和未定义指令异常享有相同的优 先级。

8.4

ARM 处理器模式和异常

每一种异常都会导致内核进入一种特定的模式。表 8-3 显示了 ARM 处理器异常及其对应的模式。此外,也可以通过编程改变 CPSR,进入任何一种 ARM 处理器模式。



用户和系统模式是仅有的不可通过异常进入的两种模式,也就是说,要进入这两种模式,必须通过编程改变 CPSR。

表 8-3

ARM 处理器异常及其对应模式

异 常	模 式	用 途
快速中断请求	FIQ	进行快速中断请求处理
外部中断请求	IRQ	进行外部中断请求处理
SWI	SVC	进行操作系统的高级处理
复位	SVC	进行操作系统的高级处理
预取指令中止异常	ABORT	虚存和存储器保护
数据中止异常	ABORT	虚存和存储器保护
未定义指令	Undefined	软件模拟硬件协处理器

8.5

ARM 异常响应和处理程序返回

8.5.1 中断响应的概念

中断的响应过程:例如当有事件发生,进入中断之前必须先记住现在看到书的多少页了,或拿一个书签放在当前页的位置,然后去处理不同的事情(因为处理完了,还要回来继续看书)。电话铃响要到放电话的地方去,门铃响要到门那边去,也就是说不同的中断要在不同的地点处理,而这个地点通常是固定的。

通常,中断响应大致可以分为以下几个步骤。

- (1)保护断点。即保存下一将要执行的指令的地址,也就是把这个地址送入堆栈。
 - (2) 寻找中断入口。根据不同的中断源所产生的中断,查找不同的入口地址。
 - (3) 执行中断处理程序。



(4) 中断返回。执行完中断指令后,就从中断处返回到主程序,继续执行。

8.5.2 ARM 异常响应流程

1. 判断处理器状态

当异常发生时,处理器自动切换到 ARM 状态,所以在异常处理函数中要判断在异常发生前处理器是 ARM 状态还是 Thumb 状态。这可以通过检测 SPSR 的 T 位来判断。

通常情况下,只有在 SWI 处理函数中才需要知道异常发生前处理器的状态。 所以在 Thumb 状态下,调用 SWI 软中断异常必须注意以下两点。

- (1) 发生异常的指令地址为(lr-2) 而不是(lr-4)。
- (2) Thumb 状态下的指令是 16 位的, 在判断中断向量号时使用半字加载指令 LDRH。

下面的例子显示了一个标准的 SWI 处理函数,在函数中通过 SPSR 的 T 位判断异常发生前的处理器状态。

T bit EQU 0x20 ; bit[5]. SPSR 中的 ARM/Thumb 状态位 SWIHandler STMFD sp!, {r0-r3,r12,lr} ; 寄存器压栈,保护程序现场 ; 读 SPSR 寄存器, 判断异常发生前的处理器状态 MRS r0, spsr ; 检测 SPSR 的 T 位, 判断异常发生前是否为 Thumb 状 TST r0, #T_bit 态 ;如果是 Thumb 状态,使用半字加载指令读取发生异常 LDRNEH r0, [lr, #-2] 的指令地址 ;提取中断向量号 BICNE r0, r0, #0xFF00 ; 如果是 ARM 状态, 使用字加载指令, 读取发生异 LDREQ r0,[lr,#-4] 常的指今地址 BICEQ r0, r0, #0xFF000000 ; 提取中断向量号并将中断向量号存入 r0 ; r0 存储中断向量号 CMP r0, #MaxSWI ; 判断中断是否超出范围 ; 如果未超出范围, 跳转到软中断向量表 LDRLS pc, [pc, r0, LSL#2] Switable B SWIOutOfRange ; 如果超出范围, 跳转到软中断越界处理程序 switable DCD do swi 1 DCD do swi 2 do_swi_1 ; 1号软中断处理函数 LDMFD sp!, $\{r0-r3,r12,pc\}$; Restore the registers and return



; 恢复寄存器并返回

do_swi_2

; 2号软中断处理函数

...

2. 向量表

如前面介绍向量表时提到的,每一个异常发生时总是从异常向量表开始跳转。

最简单的一种情况是向量表里面的每一条指令直接跳向对应的异常处理函数。其中快速中断处理函数 FIQ_handler()可以直接从地址 0x1C 处开始,执行下一条跳转指令,如图 8-2 所示。

但跳转指令 B 的跳转范围为±32 MB,但 很多情况下不能保证所有的异常处理函数都定位在向量的±32 MB 范围内。需要更大范围的跳转,而且由于向量表空间的限制,只能由一条指令完成。具体实现方法有下面两种。

(1) MOV PC, # imme value.

这种办法将目标地址直接赋值给 PC。但这种方法受格式限制不能处理任意立即数,这个立即数需要由一个 8 位数值循环右移偶数位得到。

(2) LDR PC, [PC+offset].

把目标地址先存储在某一个合适的地址空




图 8-2 异常处理向量表

间,然后把这个存储器单元的 32 位数据传送给 PC 来实现跳转。这种方法对目标地址值没有要求。但是存储目标地址的存储器单元必须在当前指令的±4 KB 空间范围内。



在计算指令中引用 offset 数值的时候,要考虑处理器流水线中指令预取对 PC 值的影响。

8.5.3 从异常处理程序中返回

当一个 ARM 异常处理返回时,一共有 3 件事情需要处理:通用寄存器的恢复、状态寄存器的恢复以及 PC 指针的恢复。通用寄存器的恢复采用一般的堆栈操作指令即可,下面重点介绍状态寄存器的恢复以及 PC 指针的恢复。

1. 恢复被中断程序的处理器状态

PC 和 CPSR 的恢复可以通过一条指令来实现,下面是 3 个例子。

- (1) MOVS PC, LR.
- (2) SUBS PC, LR, #4°.
- (3) LDMFD SP!, {PC}^.

这几条指令是普通的数据处理指令,特殊之处在于它们把程序计数器寄存器



PC 作为目标寄存器,并且带了特殊的后缀 "S"或 "^"。其中 "S"或 "^"的作用就是使指令在执行时,同时完成从 SPSR 到 CPSR 的复制,达到恢复状态寄存器的目的。

2. 异常的返回地址

异常返回时,另一个非常重要的问题就是返回地址的确定。前面提到过,处理器进入异常时会有一个保存 LR 的动作,但是该保持值并不一定是正确中断的返回地址。以一个简单的指令执行流水状态图来对此加以说明,如图 8-3 所示。




图 8-3 3级流水线示例

在 ARM 架构里, PC 值指向当前执行指令地址加 8。也就是说,当执行指令 A (地 0x8000) 时, PC 等于 0x8000+8=0x8008, 即等于指令 C 的地址。假设指令 A 是 BL 指令,则当执行时,会把 PC 值 (0x8008) 保存到 LR 寄存器。但是,接下来处理器会对 LR 进行一次自动调整,使 LR=LR-0x4。所以,最终保存在 LR 里面的是图 8-3 中所示的 B 指令地址。所以当从 BL 返回时, LR 里面正好是正确的返回地址。

同样的跳转机制在所有的 LR 自动保存操作中都存在。当进入中断响应时,处理器对保存的 LR 也进行一次自动调整,并且跳转动作也是 LR=LR-0x04。由此,就可以对不同异常类型的返回地址依次比较。

假设在指令 B 处(地址 0x8004)发生了异常,进入异常响应后,LR 经过跳转保存的地址值应该是 C 的地址 0x8008。

(1) 软中断异常。

如果发生软中断异常,即指令 B 为 SWI 指令,从 SWI 中断返回后下一条执行指令就是 C,正好是 LR 寄存器保存的地址,所以只要直接把 LR 恢复给 PC 即可。

(2) IRO或FIO异常。

如果发生的是 IRQ 或 FIQ 异常,因为外部中断请求中断了正在执行的指令 B,当中断返回后,需要重新回到 B 指令执行,也就是说,返回地址应该是 B(0x8004),需要把 LR 减 4 送 PC。

(3) Data Abort 数据中止异常。

在指令B处进入数据异常的响应,但导致数据异常的原因却应该是上一条指令A。当中断处理程序恢复数据异常后,要回到A重新执行导致数据异常的指令,因此返回地址应该是LR减8。

为方便起见,表 8-4 总结了各异常和返回地址的关系。



丰	0 1
ᄍ	8-4

异常和返回地址

异 常	地址	用 途	
复位	_	复位没有定义 LR	
数据中止	LR-8	指向导致数据中止异常的指令	
FIQ	LR-4	指向发生异常时正在执行的指令	
IRQ	LR-4	指向发生异常时正在执行的指令	
预取指令中止	LR-4	指向导致预取指令异常的那条指令	
SWI	LR	执行 SWI 指令的下一条指令	
未定义指令	LR	指向未定义指令的下一条指令	

8.6 ARM 系统中异常中断处理程序的安装

可以使用汇编语言在系统启动时直接安装异常处理程序。 下面的例子显示了系统从 0x0 地址启动时,直接安装异常处理程序的方法。

Vector_Init_Block:

LDR PC, Reset_Addr

LDR PC, Undefined_Addr

LDR PC, SWI_Addr

LDR PC, Prefetch_Addr

LDR PC, Abort_Addr

NOP ;保留向量

LDR PC, IRQ_Addr
LDR PC, FIQ_Addr

Reset_Addr : .word Start_Boot

Undefined_Addr: .word Undefined_Handler

SWI_Addr: .word SWI_Handler

Prefetch_Addr: .word Prefetch_Handler

Abort_Addr: .word Abort_Handler

.word 0 ;保留向量

IRQ_Addr: .word IRQ_Handler
FIQ Addr .word FIQ Handler

8.7 ARM 的 SWI 异常中断处理程序设计

本小节主要介绍编写 SWI 处理程序时需要注意的几个问题,包括判断 SWI 中



断号、使用汇编语言编写 SWI 异常处理函数、使用 C 语言编写 SWI 异常处理函数、 在特权模式下使用 SWI 异常中断处理、从应用程序中调用 SWI。

1. 判断 SWI 中断号

当发生 SWI 异常, 进入异常处理程序时, 异常处理程序必须提取 SWI 中断号, 从而得到用户请求的特定 SWI 功能。

在 SWI 指令的编码格式中,后 24 位称为指令的 "comment field"。该域保存 的 24 位数即为 SWI 指令的中断号,如图 8-4 所示。



图 8-4 SWI 指令编码格式

第一级的 SWI 处理函数通过 LR 寄存器的内容得到 SWI 指令地址,并从存储 器中得到 SWI 指令编码。这些工作通过汇编语言、嵌入型汇编来完成。

下面的例子显示了提取中断向量号的标准过程。

```
.text ;定义一个指令段
.global SWI Handler
SWI Handler:
                                         ;保存寄存器
STMFD sp!, {r0-r12, lr}
                                     ;计算 SWI 指令地址
LDR r0, [1r, #-4]
                                         ;提取指令编码的后 24 位
BIC r0, r0, #0xff000000
; 提取出的中断号放在 r0 寄存器, 函数返回
LDMFD sp!, \{r0-r12,pc\}^{\wedge}
                                     ;恢复寄存器
.end
```

例子中, 使用 LR-4 得到 SWI 指令的地址, 再通过 "BIC r0, r0, #0xFF000000" 指令提取 SWI 指令中断号。

2. 使用 C 语言编写 SWI 异常处理函数

虽然第一级 SWI 处理函数 (完成中断向量号的提取)必须用汇编语言完成, 但第二级中断处理函数(根据提取的中断向量号,跳转到具体处理函数)就可以使 用C语言来完成。

因为第一级的中断处理函数已经将中断号提取到寄存器 r0 中, 所以根据 AAPCS 函数调用规则,可以直接使用 BL 指令跳转到 C 语言函数,而且中断向量



号作为第一个参数被传递到C函数中。

例如汇编中使用"BL C_SWI_Handler"跳转到 C 语言的第二级处理函数, 第二级的 C 语言函数示例如下所示。

```
void C_SWI_handler (unsigned number)
{
    switch (number)
    {
       case 0 : /* SWI number 0 code */
       break;
      case 1 : /* SWI number 1 code */
       break;
      ...
       default : /* Unknown SWI - report error */
    }
}
```

另外,如果需要传递的参数多于1个,那么可以使用堆栈,将堆栈指针作为函数的参数传递给C类型的二级中断处理程序,这样就可以实现在两级中断之间传递多个参数。

例如:

```
MOV r1, sp ;将传递的第二个参数(堆栈指针)放到 r1 中
BL C_SWI_Handler ;调用 C 函数
```

相应的 C 函数的入口变为:

```
void C_SWI_handler(unsigned number, unsigned *reg)
```

同时,C函数也可以通过堆栈返回操作的结果。

3. 从应用程序中调用 SWI

可从汇编语言或 C/C++中调用 SWI。

(1) 从汇编语言程序中调用 SWI。

从汇编语言程序中调用 SWI,只要遵循 AAPCS 标准即可。调用前,设定所有必需的值并发出相关的 SWI。例如:

```
MOV r0, #65 ; 将软中断的子功能号放到 r0 中
SWI 0x0
```



SWI 指令和其他所有 ARM 指令一样,可以被条件执行。



(2) 从 C 应用程序中调用 SWI。

在 C 或 C++应用程序中调用 SWI,要将 C 语言的子程序用编译器扩展_swi 声明,例如:

__swi(0) void my_swi(int);

my_swi(65);

编译器扩展_swi确保了 SWI 以内联方式进行编译,而没有额外的开销。但有如下的 AAPCS 限制。

- ① 函数调用参数只能使用 r0~r3 传递。
- ② 函数返回值只能通过 r0~r3 传递。

向内联的 SWI 函数传递参数和向实际的子函数传递参数基本类似,但返回值的情况比较复杂。如果有 2~4 个返回值,就必须告诉编译程序返回值是以结构形式返回的,并使用__value_in_regs 伪操作声明。这是因为基于结构值的函数通常被处理为一个 void(空)型函数,且第一个自变量必须为存放结果结构的地址。

8.8 FIQ和IRQ异常中断程序设计

1. 中断分支

ARM 内核只有两个外部中断输入信号 nFIQ 和 nIRQ。但对于一个系统来说,中断源可能多达几十个。为此,在系统集成的时候,一般都会有一个异常控制器来处理异常信号,如图 8-5 所示。




图 8-5 中断系统

这时候用户程序可能存在多个 IRQ/FIQ 的中断处理函数。为了使从向量表开始的跳转始终能找到正确的处理函数入口,需要设置一套处理机制和方法。

多数情况下是由软件来处理异常分支的,因为软件可以通过读取中断控制器来获得中断源的信息,如图 8-6 所示。






图 8-6 软件控制中断分支

有些芯片可能支持特殊的硬件分支功能,这需要查看具体的芯片说明。

因为软件的灵活性,可以设计出比图 8-6 更好的流程控制方法,如图 8-7 所示。Int_vector_table 是用户自己开辟的一块存储器空间,里面按次序存放异常处理函数的地址。IRQ_Handler()从中断控制器获取中断源信息,然后再从Int_vector_table中对应的地址单元得到异常处理函数的入口地址,完成一次异常响应的跳转。这种方法的好处是用户程序在运行过程中,能够很方便地动态改变异常服务内容。

进入异常处理程序后,用户可以完全按照自己的意愿来进行程序设计,包括调用 Thumb 状态的函数等。但对于绝大多数的系统来说,有两个步骤必须处理:一是现场保护,二是要把中断控制器中对应的中断状态标识清除,表明该中断请求已经得到响应,否则,中断函数退出以后,又会被再一次触发,从而进入周而复始的死循环。




图 8-7 灵活的软件分支设计



2. ARM 编译器对中断处理函数编写的扩展

考虑到中断处理函数在现场保护和返回地址的处理上与普通函数的不同之处, 因此不能直接把普通函数体连接到异常向量表上,需要在上面加上一层封装,下面 是一个例子。

IRQ_Handler:

;中断响应函数

STMFD SP!, {r0-r12, lr} ;保护现场,一般只需要保护{r0-r3, LR}

BL IrqHandler

; 进入普诵处理函数, C或汇编均可

LDMFD sp!, {r0-r12, LR}

;恢复现场

SUBS pc, lr, #4

;中断返回,注意返回地址

为了方便使用高级语言直接编写异常处理函数, ARM 编译器对此做了特定的 扩展,可以使用函数声明关键字 irq,这样编译出来的函数就可以满足异常响应 对现场保护和恢复的需要,并且自动加入LR减4的处理,符合IOR和FIO中断 处理的要求。

8.9 基于 Cortex-A8 内核的 S5PC100 异常程序设计

8.9.1 S5PC100 中断机制分析

1. S5PC100 中断概述

S5PC100集成了3个向量中断控制器(后文用 VIC 来表示),采用的是 ARM 基于 PrimeCell 技术下的 PL192 核心, 另外还包括了 3 个 TZIC, 即针对于 TrustZone 技术所涉及的中断控制器(后文都用TZIC表示),其核心为SP890。

S5PC100 中断控制器支持 94 个中断源, 其中 TZIC 为 TrustZone 单独设计了一 个安全软件中断接口,它提供了基于安全控制技术的 nFIQ 中断及屏蔽来自非安全 系统下的所有中断源。以下是 S5PC100 中断控制器的特点。

- (1) 支持 94 个向量 IRO 中断。
- (2) 灵活的硬件中断优先级。
- (3) 可编程的中断优先级设置。
- (4) 支持硬件上的优先级屏蔽。
- (5) 支持编程上的优先级屏蔽。
- (6) 内置 IRO/FIO/软件中断产生器。
- (7) 内置用于调试方案的寄存器。
- (8) 原始中断状态寄存器/中断源请求状态寄存器。
- (9) 支持特权模式下的限制性存取数据。

当 S5PC100 收到来自片内外设和外部中断请求引脚的多个中断请求时, S5PC100 的中断控制器在中断仲裁过程后向 S5PC100 内核请求 FIQ 或 IRQ 中断。



中断仲裁过程依靠处理器的硬件优先级逻辑,在处理器这边会跳转到中断异常处理例程中,执行异常处理程序,这个时候 VICADDRESS 寄存器的值就是仲裁后中断源对应的(ISR)中断处理程序的入口地址,如图 8-8 所示。




图 8-8 S5PC100 的中断控制器

S5PC100 的中断控制器的任务是在有多个中断发生时,选择其中一个中断通过 IRQ 或 FIQ 向 CPU 内核发出中断请求。实际上,最初 CPU 内核只有 FIQ (快速中断请求)和 IRQ (通用中断请求)两种中断,其他中断都是各个芯片厂家在设计芯片时,通过加入一个中断控制器来扩展定义的,这些中断根据中断的优先级高低来进行处理,更符合实际应用系统中要求提供多个中断源的要求,除此之外,向量中断控制器比以前的中断方式更加灵活和方便,把判断的任务留给了硬件,使得中断编程更为简洁。

在整个 S5PC100 的中断向量控制器中,可以看到所有中断源会先进入 TZIC 仲裁单元,该单元需要配置为是否可通过该中断源到 VIC 单元,默认下是可以通过的,即默认为非安全模式,这样所有中断直接到 VIC 下仲裁及处理,如图 8-9 所示。






图 8-9 S5PC100 向量中断控制器

2. S5PC100 中断控制

- (1)程序状态寄存器的 F 位和 I 位。如果 CPSR 程序状态寄存器的 F 位被设置为 1,那么 CPU 将不接受来自中断控制器的 FIQ(快速中断请求);如果 CPSR 程序状态寄存器的 I 位被设置为 1,那么 CPU 将不接受来自中断控制器的 IRQ(中断请求)。因此,为了使能 FIQ 和 IRQ,必须先将 CPSR 程序状态寄存器的 F 位和 I 位清零,并且中断屏蔽寄存器 INTMSK 中相应的位也要清零。
- (2) 中断模式(IntSelect)。Cortex-A8 提供了两种中断模式,即 FIQ 模式和 IRQ 模式。所有的中断源在中断请求时都要确定使用哪一种中断模式。

3. S5PC100 中断源简介

在该芯片中,有3个VIC单元,其中VIC0涵盖了系统、DMA、定时器的中断源,VIC1包含了ARM核心、电源管理、内存管理、存储管理的中断源,VIC2则包含了多媒体、安全扩展等中断源。限于篇幅,这里只是简要地介绍,详细内容请读者自行查看用户手册。

4. S5PC100 中断控制寄存器

中断选择寄存器(0xE400000C) 见表 8-5。

表 8-5

中断选择寄存器(0xE400000C)

域名	位	描述	重 置 值
IntSelect	[31:0]	选择中断请求的类型: 0 = IRQ 中断 1 = FIQ 中断	0x00000000

中断使能寄存器(0xE4000010) 见表 8-6。

表 8-6

中断使能寄存器(0xE4000010)

域名	位	描述	重 置 值
IntEnable	[31:0]	使能中断请求队列,允许执行中断处理	0x00000000



	读:	
	0=禁止中断	
	1=使能中断	
	写:	
	0=无影响	
	1=使能中断	
	复位时,屏蔽所有中断	

中断使能清除寄存器(0xE4000014) 见表 8-7。

表 8-7

中断使能清除寄存器(0xE4000014)

域 名	位	描述	重	置	值
IntEnable Clear	[31:0]	清除 VICINTENABLE 寄存器相关位: 0 = 无影响 1 = 屏蔽 VICINTENABLE 寄存器	1		

ISR 入口地址寄存器(0xE4000F00) 见表 8-8。

表 8-8

ISR 入口地址寄存器 (0xE4000F00)

域 名	位	描述	重 置 值
VectAddr	[31:0]	当前中断处理程序的地址,重置值为 0x000000000 所读到的地址被作为 ISR 入口地址 向该寄存器写任何值将清除寄存器值	0x00000000

ISR 地址初始化寄存器见表 8-9。

表 8-9

ISR 地址初始化寄存器

域名	位	描述	重 置 值
VectorAddr 0-31	[31:0]	装载 ISR 入口地址	0x00000000

8.9.2 S5PC100 中断处理程序实例

下面介绍一个中断实例,该例子实现了 S5PC100 按键控制。当按下 KEY1 和 KEY2 时,会从终端上打印出相应的按键信息。其中 KEY1 对应的是 EINT1 中断源,KEY2 对应的是 EINT2 中断源。

1. 电路原理

电路原理图如图 8-10 所示。







图 8-10 S5PC100 中断实验电路图

2. 编程流程

编程流程如图 8-11 所示。



3. 程序编写

(1) 相关寄存器定义如下。

#define VICOADDRESS ___REG(0xE4000F00)



《ARM 嵌入式体系结构与接口技术(Cortex-A8 版)》

```
#define
           VIC1ADDRESS
                                REG(0xE4100F00)
#define
           VIC2ADDRESS
                                REG (0xE4200F00)
#define
           VIC0VECADDR1
                                REG (0xE4000104)
                               REG(0xE4000108) //定义寄存器地址
#define VICOVECADDR2
typedef struct {
               unsigned int VICOIRQSTATUS;
               unsigned int VICOFIQSTATUS;
               unsigned int VICORAWINTR;
               unsigned int VICOINTSELECT;
               unsigned int VICOINTENABLE;
               unsigned int VICOINTENCLEAR;
               unsigned int VICOSOFTINT;
               unsigned int VICOSOFTINTCLEAR;
               unsigned int VICOPROTECTION;
               unsigned int VICOSWPRIORITYMASK;
               unsigned int VICOPRIORITYDAISY;
}vic0interrupt;
#define VIC0INTERRUPT (* (volatile vic0interrupt *)0xE4000000 )
* VICO Vector Address Registers
* /
typedef struct {
               unsigned int VICOVECTADDRO;
               unsigned int VICOVECTADDR1;
               unsigned int VICOVECTADDR2;
               unsigned int VICOVECTADDR3;
               unsigned int VICOVECTADDR4;
               unsigned int VICOVECTADDR5;
               unsigned int VICOVECTADDR6;
               unsigned int VICOVECTADDR7;
               unsigned int VICOVECTADDR8;
               unsigned int VICOVECTADDR9;
               unsigned int VICOVECTADDR10;
               unsigned int VICOVECTADDR11;
               unsigned int VICOVECTADDR12;
               unsigned int VICOVECTADDR13;
               unsigned int VICOVECTADDR14;
               unsigned int VICOVECTADDR15;
               unsigned int VICOVECTADDR16;
```



```
unsigned int VICOVECTADDR17;
                  unsigned int VICOVECTADDR18;
                  unsigned int VICOVECTADDR19;
                  unsigned int VICOVECTADDR20;
                  unsigned int VICOVECTADDR21;
                  unsigned int VICOVECTADDR22;
                  unsigned int VICOVECTADDR23;
                  unsigned int VICOVECTADDR24;
                  unsigned int VICOVECTADDR25;
                  unsigned int VICOVECTADDR26;
                  unsigned int VICOVECTADDR27;
                  unsigned int VICOVECTADDR28;
                  unsigned int VICOVECTADDR29;
                  unsigned int VICOVECTADDR30;
                  unsigned int VICOVECTADDR31;
   }vic0vectaddr;
   #define VICOVECTADDR (* (volatile vicOvectaddr *)0xE4000100 )
   (2) 向量中断控制器初始化及配置。
   VICOVECTADDR.VICOVECTADDR1 = (unsigned int)int key1; //设置 key1的
中断处理函数
   VICOINTERRUPT.VICOINTENABLE = VICOINTERRUPT.VICOINTENABLE | (1<<1);
对相应的中断位进行使能
   GPHO.GPHOCON = (GPHO.GPHOCON & (~(0xf<<4))) | (0x2<<4); //设置 IO 引脚
的第二功能为 ENIT1
   WKUP INTO 7 CON = (WKUP INTO 7 CON & (~(0x7<<4)))+(0x02<<4); //中断触发
方式,设置为下降沿触发
   WKUP INTO 7 MASK = WKUP INTO 7 MASK & (~(1<<1)); //使能相应的中
断屏蔽位
   VICOVECTADDR.VICOVECTADDR2 = (unsigned int)int key2; //设置 key2 的
中断处理函数
   VICOINTERRUPT.VICOINTENABLE = VICOINTERRUPT.VICOINTENABLE | (1<<2);
//使能 EINT2
   GPH0.GPH0CON = (GPH0.GPH0CON & (~(0xf<<8)))+(0x2<<8); //设置 IO 引脚的
第二功能为 ENIT2
   WKUP INTO 7 CON = (WKUP INTO 7 CON & (~(0x7<<8)))+(0x02<<8); //中断触发
方式,设置为下降沿触发
   WKUP_INTO_7_MASK = WKUP_INTO_7_MASK & (~(1<<2)); //使能相应的中
断标志位
```



(3) IRQ 跳转函数的实现。

(4) 按键 1 处理函数的实现。

(5) 按键 2 处理函数的实现。

4. 实验过程及结果描述

实验过程与结果如下。

(1) 将程序编译后获得.elf 文件,将该文件通过仿真器下载并运行在目标板上。

(2) 观察实验结果,通过串口调试助手查看现象。

串口调试助手打印结果如图 8-12 所示。

```
open uart device ok!

please press Key1 or Key2

in do_irq

in int_key2

in do_irq

in int_key2

in do_irq

in int_key1

-
```



图 8-12 串口调试助手打印结果

小结

本章讲解了 ARM 处理器核的异常原理及 S5PC100 的中断控制器的工作机制。读者需要结合实验来加深对异常处理的理解。本书后面章节涉及的控制器,大都和中断处理有关系。

思考与练习

- 1. ARM 有几种异常?每种异常对应的处理器工作模式是什么?
- 2. 当执行 SWI 时, 会发生什么?
- 3. 利用 SWI 指令,实现一个从用户模式到系统模式的系统调用过程。
- 4. 在硬件开发平台上选择一个可以产生中断的按键,编写程序实现中断处理。

第九章

串行通信接口

串行通信接口广泛地应用于各种控制设备,是计算机、控制主板与其他设备传送信息的一种标准接口。本章主要介绍它的工作原理和编程方法。

本章主要内容:

- 串行通信:
- S5PC100 异步串行通信:
- 串口发送接收程序示例。

9.1 串行通信

9.1.1 串行通信与并行通信的概念

在微型计算机中,通信(数据交换)有两种方式:串行通信和并行通信。

1. 串行通信

串行通信是指计算机与 I/O 设备之间数据传输的各位是按顺序依次进



行传送。通常数据在一根数据线或一对差分线上传输。

2. 并行通信

并行通信是指计算机与 I/O 设备之间通过多条传输线交换数据,数据的各位同时进行传送。

RS422、USB等,它们的传输距离远,且抗干扰能力强,速度也比较快。

9.1.2 异步串行方式的特点

所谓异步通信,是指数据传送以字符为单位,字符与字符间的传送是完全异步的,位与位之间的传送基本上是同步的。异步串行通信的特点可以概括为以下几点。

- (1) 以字符为单位传送信息。
- (2) 相邻两字符间的间隔是任意长。
- (3)因为一个字符中的比特位长度有限,所以需要接收时钟和发送时钟只要相近就可以。
 - (4) 异步方式的特点简单地说就是字符间异步、字符内部各位同步。
 - 9.1.3 异步串行方式的数据格式

异步串行通信的数据格式如图 9-1 所示,每个字符(每帧信息)由 4 个部分组成。

- (1) 1 位起始位,规定为低电平 0。
- (2) 5~8位数据位,即要传送的有效信息。
- (3) 1 位奇偶校验位。
- (4) 1~2 位停止位,规定为高电平1。



图 9-1 异步串行数据格式

9.1.4 同步串行方式的特点

所谓同步通信,是指数据传送是以数据块(一组字符)为单位,字符与字符之间、字符内部的位与位之间都同步。同步串行通信的特点可以概括为以下几点。

- (1) 以数据块为单位传送信息。
- (2) 在一个数据块(信息帧)内,字符与字符间无间隔。
- (3)因为一次传输的数据块中包含的数据较多,所以接收时钟与发送时钟严格同步,通常要有同步时钟。



9.1.5 同步串行方式的数据格式

同步串行通信的数据格式如图 9-2 所示,每个数据块(信息帧)由 3 个部分组成。

- (1)2个同步字符作为一个数据块(信息帧)的起始标志。
- (2) n个连续传送的数据。
- (3)2字节循环冗余校验码(CRC)。



9.1.6 比特率、比特率因子与位周期

比特率是指单位时间传输二进制数据的位数,其单位为位/秒(bit/s)或比特。它是一个用来衡量数据传送速率的量。一般串行异步通信的传输速度为 50~19 200 bit/s,串行同步通信的传送速度可达 500 kbit/s。

比特率因子是指时钟脉冲频率与比特率的比。

位周期 T_d 是指每个数据位传送所需要的时间,它与比特率的关系是: $T_d=1/$ 比特率。它用来反映连续两次采样数据之间的间隔时间。

9.1.7 RS-232C 串口规范

RS-232C 标准(协议)的全称是 EIA-RS-232C 标准,其中 EIA(Electronic Industry Association)代表美国电子工业协会, RS (Recommeded Standard)代表推荐标准, 232 是标识号, C 代表 RS232 的最新一次修改 (1969), 在这之前,有 RS232B、RS232A。它规定连接电缆和机械、电气特性、信号功能及传送过程。常用物理标准还有 EIA�RS-232-C、EIA�RS-422-A、EIA�RS-423A、EIA�RS-485。这里只介绍 EIA�RS-232-C(RS232,简称 232)。例如,目前在 PC 机上的 COM1、COM2 接口就是 RS-232C 接口。

1. 9 针串口引脚定义

PC 串行口中的典型是 RS-232 及其兼容接口,串口引脚有 9 针和 25 针两类。而一般的 PC 中使用的都是 9 针的接口,25 针串口具有 20 mA 电流环接口功能,用 9、11、18、25 针来实现。这里只介绍 9 针的 RS232C 串口引脚定义,见表 9-1。

表 9-1

9 针串口引脚定义

引脚	简 写	功 能 说 明
1	CD	载波侦测
2	RXD	接收数据
3	TXD	发送数据
4	DTR	数据终端设备
5	GND	地线
6	DSR	数据准备好
7	RTS	请求发送



8	CTS	清除发送
9	RI	振铃指示

2. RS-232C 电气特性

EIA-RS-232C 对电气特性、逻辑电平和各种信号线功能都做了明确规定。 在 TXD 和 RXD 引脚上的电平定义:

逻辑 1=-3~-15 V

在 RTS、CTS、DSR、DTR 和 DCD 等控制线上的电平定义:

信号有效=+3~+15 V

信号无效=-3~-15 V

以上规定说明了 RS-232C 标准对应逻辑电平的定义。注意:对于介于-3~+3 V 之间的电压处于模糊区电位,此部分电压将使得计算机无法正确判断输出信号的意义,可能得到 0,也可能得到 1,如此得到的结果是不可信的,在通信时体现的是会出现大量误码,造成通信失败。因此,实际工作时,应保证传输的电平在+3~+15 V 或-3~-15 V 之间。

3. RS-232C 的通信距离和速度

RS-232C 规定最大的负载电容为 2 500 pF,这个电容限制了传输距离和传输速率,由于 RS-232C 的发送器和接收器之间具有公共信号地(GND),属于非平衡电压型传输电路,不使用差分信号传输,因此不具备抗共模干扰的能力,共模噪声会耦合到信号中。在不使用调制解调器(Modem)时, RS-232C 能够可靠进行数据传输的最大通信距离为 15 m。对于 RS-232C 远程,必须通过调制解调器进行远程通信连接或改为 RS-485 等差分传输方式。


现在个人计算机提供的串行端口终端的传输速度一般都可以达到115 200 bit/s 甚至更高,标准串口能够提供的传输速度主要有以下比特率: 1 200 bit/s、2 400 bit/s、4 800 bit/s、9 600 bit/s、19 200 bit/s、38 400 bit/s、57 600 bit/s、115 200 bit/s等。在仪器仪表或工业控制场合,9 600 bit/s 是最常见的传输速度。在传输距离较近时,使用最高传输速度也是可以的。传输距离和传输速度的关系成反比,适当地降低传输速度,可以延长 RS-232 的传输距离,提高通信的稳定性。

4. RS-232C 电平转换芯片及电路

RS-232C 规定的逻辑电平与一般微处理器、单片机的逻辑电平是不同的,例如 RS-232C 的逻辑 "1"是以 $-3\sim-15$ V 来表示的,而单片机的逻辑 "1"是以 5 V 表示的,S3C2410 的逻辑"1"是以 3.3 V 表示的,这时就必须把单片机的电平(TTL、

CMOS 电平)转变为 RS-232C 电平,或者把计算机的 RS-232C 电平转换成单片机的 TTL或 CMOS 电平,通信时必须对两种电平进行转换。实现电平转换的芯片可以是分离器件,也可以是专用的 RS-232C 电平转换芯片。下面介绍





一种在嵌入式系统中应用比较广泛的 MAX3232 芯片。

如图 9-3 所示, 主要特点有以下几个方面。

- (1) 符合所有的 RS-232C 规范。
- (2) 单一供电电压+5 V或 3.3 V。
- (3) 片内电荷泵,具有升压。电压极行反转能力,能够产生+10~V和-10~V电压 V+、V-。
 - (4) 低功耗,典型供电电流 3 mA。
 - (5) 内部集成 2 个 RS-232C 驱动器。
 - (6) 内部集成 2 个 RS-232C 接收器。

9.1.8 RS-232C 接线方式

RS-232C 串口的接线方式有全串口连接、3 线连接等方式。本书只介绍最简单、最常用的 3 线连接方法。PC 和 PC 或处理器之间的通信,双方都能发送和接收,它们的连接只需要使用 3 根线即可,即 RxD、TxD 和 GND,连接方式如图 9-4 所示。



图 9-4 3 线连接法

9.2 S5PC100 异步串行通信

9.2.1 S5PC100 串口控制器概述

1. 简述

S5PC100 的通用异步收发(UART)可支持 4 个独立的异步串行输入/输出口,每个口皆可支持中断模式及 DMA 模式, UART 可产生一个中断或者发出一个 DMA 请求,来传送 CPU 与 UART 之间的数据,其中,通道 0 和 2 最大传输速率可达 115.2 千波特,通道 1 和 3 最大可达到 3 兆波特,并且如果一个外设使用 UCLK 提供时钟,那么 UART 则可以工作在高速模式下,每一个 UART 通道包含两个 64 字节的收发 FIFO。

2. 特点

- (1) 4 组收发通道,同时支持中断模式及 DMA 操作。
- (2) 通道 0、1、2 及带红外 3 通道,都支持 64 字节 FIFO。
- (3) 通道1和3支持高速操作模式。
- (4) 支持握手模式的发送/接收。



3. 概括图

概括图如图 9-5 所示。




图 9-5 概括图

下面简要介绍 UART 操作,关于数据发送、数据接收、中断产生、比特率产生、轮流检测模式、红外模式和自动流控制的详细介绍,请参照相关教材和数据手册。

发送数据帧是可编程的。一个数据帧包含一个起始位,5~8个数据位,一个可选的奇偶校验位和1~2位停止位,停止位通过行控制寄存器ULCONn配置。

与发送类似,接收数据帧也是可编程的。接收数据帧由一个起始位,5~8个数据位,一个可选的奇偶校验和1~2位行控制寄存器 ULCONn 里的停止位组成。接收器还可以检测溢出错、奇偶校验错、帧错误和传输中断,每一个错误均可以设置一个错误标志。

- (1) 溢出错误(Overrun Error)是指已接收到的数据在读取之前被新接收的数据覆盖。
 - (2) 奇偶校验错是指接收器检测到的校验和预设置的不符。
 - (3) 帧错误指没有接收到有效的停止位。
 - (4) 传输中断表示接收数据 RxDn 保持逻辑 0 超过一帧的传输时间。

在 FIFO 模式下,如果 RxFIFO 非空,而在 3 个字的传输时间内没有接收到数据,则产生超时。



9.2.2 S5PC100 串口控制器寄存器

为了让初学者快速掌握串口通信,下面只针对例程中用到的寄存器给予讲解。 对于 S5PC100 中提供的更为复杂的控制寄存器将不再展开,感兴趣的读者可作为扩展内容自行学习。

1. UART 行控制寄存器 ULCONn (ULCON0, R/W, Address = 0xEC00_0000)

ULCONn 的含义见表 9-2。

表 9-2

ULCONn 的含义

ULCONn	位	描述	初始状态
Reserved	[7]		0
Infra-Red Mode	[6]	是否使用红外模式 0=正常模式 1=红外模式	0
Parity Mode	[5:3]	校验方式 0XX=无奇偶校验 100=奇校验 101=偶校验 110=校验位强制为 1 111=校验位强制为 0	000
Number of Stop Bit	[2]	停止位数量 0=1 个停止位 1=2 个停止位	0
Word Length	[1:0]	数据位个数 00=5 bit 01=6 bit 10=7 bit 11=8 bit	00

2. UART 行控制寄存器 UCONn (UCON0,R/W Address = 0xEC00_0004)

寄存器详细说明见表 9-3。

表 9-3

UCONn 的含义

UCONn	位	描述	初 始 值
Clock Selection	[11:10]	x0: PCLK 做比特率发生 01: UART_CLK 11=SCLK_UART	0
Tx Interrupt Type	[9]	0: Tx 中断脉冲触发 1: Tx 中断电平触发	0
Rx Interrupt Type	[8]	0: Rx 中断脉冲触发 1: Rx 中断电平触发	0
Rx Time Out Enable	[7]	0:接收超时中断不允许 1:接收超时中断允许	0
Rx Error Status Interrupt Enable	[6]	0: 不产生接收错误中断 1: 产生接收错误中断	0



《ARM 嵌入式体系结构与接口技术(Cortex-A8 版)》

Loopback Mode	[5]	0:正常模式 1:发送直接传给接收方式(Loopback)	0
---------------	-----	----------------------------------	---

续表

UCONn	位	描述	初 始 值
Reserved	[4]	0: 正常模式发送 1: 发送间断信号	0
Transmit Mode	[3:2]	发送模式选择 00: 不允许发送 01: 中断或查询模式 10: DMA0 请求 11: DMA1 请求	00
Receive Mode	[1:0]	接收模式选择 00: 不允许接收 01: 中断或查询模式 10: DMA0 请求 11: DMA1 请求	00

3. UART FIFO 控制寄存器 UFCONn (UFCON0,R/W,ADDRESS=0xEC00_0008)

控制寄存器 UFCONn 详细说明见表 9-4。

表 9-4

UFCONn 的含义

UFCONn	位	描述	初 始 值
Tx FIFO Trigger Level	[7:6]	决定发送 FIFO 的触发位置 00=0 字节时触发 01=16 字节时触发 10=32 字节时触发 11=48 字节时触发	00
Rx FIFO Trigger Level	[5:4]	决定接收 FIFO 的触发位置 00=1 字节时触发 01=8 字节时触发 10=16 字节时触发 11=32 字节时触发	00
Reserved	[3]	保留	0
Tx FIFO Reset	[2]	Tx FIFO 复位后是否清零 0=不清零 1=清零	0
Rx FIFO Reset	[1]	Rx FIFO 复位后是否清零 0=不清零 1=清零	0
FIFO Enable	[0]	使能 FIFO 功能 0=不使能 1=使能	0

4. UART MODEM 控制寄存器 UMCONn(UMCON0,R/W,ADDRESS=0xEC00_000C)

控制寄存器 UMCONn 详细说明见表 9-5。



表 9-5

UMCONn 的含义

UMCONn	位	描述	初 始 值
RTS trigger Level	[7:5]	如果自动流控制位使能,则以下位将决定失效 nRTS 信号: 000 = RX FIFO 填充 63 字节 001 = RX FIFO 填充 56 字节 010 = RX FIFO 填充 48 字节 011 = RX FIFO 填充 40 字节 100 = RX FIFO 填充 32 字节 101 = RX FIFO 填充 24 字节 110 = RX FIFO 填充 16 字节 111 = RX FIFO 填充 8 字节	000
Auto Flow Control (AFC)	[4]	0: 不允许使用 AFC 模式 1: 允许使用 AFC 模式	0
Reserved	[3:1]	保留,必须全为0	00
Request to Send	[0]	0: 不激活 nRTS 1: 激活 nRTS	0

5. 发送寄存器 UTXHn 和接收寄存器 URXHn

这两个寄存器存放着发送和接收的数据,在关闭 FIFO 的情况下只有 1 字节 8 位数据。需要注意的是,在发生溢出错误时,接收的数据必须被读出来,否则会引发下次溢出错误。

6. 比特率分频寄存器 UBRDIVn、UDIVSLOTn

此寄存器用于串口比特率的设置。S5PC100 引入了 UDIVSLOTn,使得波特率的设置比早期处理器更加精确。下面以设置波特率为 115 200 bit/s 为目标,介绍设置方法。

```
DIV_VAL = (PCLK / (bps*16 ) ) - 1
=66.75M/115200*16 - 1 //PCLK 由系统时钟提供,此为设定 66.75M
=35.214
```

UBRDIVn = 35 (DIV_VAL 的整数部分)

(UDIVSLOTn 中 1 的数量) /16 = 0.2

(UDIVSLOTn 中 1 的数量) = 3

根据手册中的建议,

3 0x0888(0000_1000_1000_1000b) 11 0xDDD5(1101_1101_1101_0101b)

选择

UDIVSLOTn = 0x0888;



7. 串口状态寄存器 UTRSTATn (UTRSTAT0,R,ADDRESS = 0xEC00 0010)

串口状态寄存器 UTRSTATn 详细说明见表 9-6。

表 9-6

UTRSTATn 的含义

UTRSTATn	位	描述	初 始 值
Transmitter empty	[2]	发送缓冲和发送移位寄存器是否都为空 0=否 1=是	1
Transmit buffer empty	[1]	关闭 FIFO 的情况下,发送缓冲是否为空 0=不为空 1=空	1
Receive buffer data ready	[0]	关闭 FIFO 的情况下,接收缓冲是否为空 0=空 1=不为空	0

9.3 串口发送接收程序示例

编写一个 S5PC100 处理器的串口通信程序,监视串行口 UART0 的动作,将从 UART0 接收到的字符再发送回去。

9.3.1 电路连接

从本章前面的知识可以看出 S5PC100 处理器集成了串口控制功能。为了实现 RS-232C 标准的串口通信功能,需要连接一个 SP232 电压转换芯片及一个 DB9 接头。S5PC100 串口 0 的电路连接如图 9-6 所示。




图 9-6 串口连接图



9.3.2 程序的编写

程序旨在完成简单的 UART 驱动, UART0 使用中断的方式接收数据,并使用轮询的方式发送数据,实现回显通过串口到终端输入的字符。

1. 串口寄存器的定义

```
/* GPAO 用来定义串口的 IO 为串口的功能*/
typedef struct {
             unsigned int GPA0CON;
             unsigned int GPA0DAT;
             unsigned int GPAOPULL;
             unsigned int GPAODRV;
             unsigned int GPAOPDNCON;
             unsigned int GPAOPDNPULL;
}gpa0;
#define GPA0 (* (volatile gpa0 * )0xE0300000 )
/* UARTO 的寄存器定义*/
typedef struct {
             unsigned int ULCONO;
             unsigned int UCONO;
             unsigned int UFCONO;
             unsigned int UMCONO;
             unsigned int UTRSTATO;
             unsigned int UERSTATO;
             unsigned int UFSTATO;
             unsigned int UMSTATO;
             unsigned int UTXHO;
             unsigned int URXHO;
             unsigned int UBRDIVO;
             unsigned int UDIVSLOTO;
             unsigned int UINTPO;
             unsigned int UINTSPO;
             unsigned int UINTMO;
}uart0;
#define UARTO ( * (volatile uart0 *)0XEC000000 )
```

2. 串口初始化函数

函数输入参数为串口工作比特率、串口通道。

```
void uart0_init(void)
{
```



```
GPAO.GPAOCON = (GPAO.GPAOCON & ~(0xff)) | 0X22;
                                     //enable GPA0.0 GPA0.1 pin function
mode
    UARTO.ULCONO = 0x03;
                                         //8 bit 1 stop No parity
    UART0.UCON0 = (1 << 2) | (1 << 0);
                                         //禁用 FIFO 功能
    UARTO.UFCONO = 0X00;
                                         //禁用 AFC 功能
    UARTO.UMCONO = 0X00;
    UARTO.UBRDIVO = 0X22; //波特率配置 115200 UBRDIVO = (PCLK / (bps x
16 ) ) -1
                                         // 用来调整精度的,比
    UARTO.UDIVSLOT0 = 0xdfdd;
如:66000000/115200/16 -1
                                                           =35.8 -1
                                         //
                                                         =34.8
                                         // slot0 = 8*16/10 = 12.8
    printf("uart0 device ok\n");
```

3. 串口 0 中断的方式接收 1 个字符

函数的返回值为接收到的1个字符。

4. 串口0发送1个字符

函数输入的参数为要发送的字符。

```
void putc(const char data)
{
  UARTO.UTXHO = data;
  while(!(UARTO.UTRSTATO & OX2));
}
```



5. 串口程序的主程序

```
#include "s5pc100.h"
   void do irq()
                                            //执行中断处理函数
   ( (void (*) (void)) VICOADDRESS ) ();
   void uart0 recv()
   putc(UARTO.URXHO);
   pend flag
   VIC1ADDRESS = 0;
                                       //clean interrupt address
register
   VICOADDRESS = 0;
                                       //clean interrupt address
register
   }
   void uart int init()
   VIC1VECTADDR.VIC1VECTADDR10 = (unsigned int)uart0 recv;
                                          //设置串口接收中断处理函数
   VIC1INTERRUPT.VIC1INTENABLE = VIC1INTERRUPT.VIC1INTENABLE | (1<<10);
                                             //打开相应的使能位
                                          //打开相应的屏蔽位
   UART0.UINTM0 = 0x0e;
   int main()
   uart int init();
   uart0 init();
   while (1);
```

9.3.3 调试与运行程序

调试步骤如下。

- (1) 串口设置。打开串口调试助手或者其他的串口通信工具,设置串口(比特率为115 200 bit/s、1 位停止位、无校验位、无硬件流控制)。
- (2) 硬件接线。使用目标板附带的串口线连接目标板上 UARTO 和 PC 串口 COMx, 并连接好 FS JTAG 仿真器套件。
 - (3)将程序编译后获得.elf 文件,将该文件通过仿真器下载并运行在目标板上。
 - (4)程序运行后,向串口发送数据,串口会收到发送的数据,如图 9-7 所示。





图 9-7 串口发送并接收数据

小结

本章重点介绍了串口通信的概念、数据规范、S5PC100 串口控制器及编程方法。

思考与练习

- 1. 简述串行通信与并行通信的概念。
- 2. 简述同步通信与异步通信的概念、区别。
- 3. 简述 RS-232C 串口通信接口规范。
- 4. S5PC100 串口控制器中,哪个寄存器用来设置串口比特率?

第十章

PWM 定时器

定时器/计数器简称定时器,其作用主要包括产生各种时间间隔、记录外部事件的数量等,是计算机中最常用、最基本的部件之一。

本章主要内容:

- S5PC100 PWM 定时器;
- S5PC100 看门狗定时器。



10.1 S5PC100 PWM 定时器

10.1.1 PWM 定时器概述

在 S5PC100 中,一共有 5 个 32 位的定时器,这些定时器可发送中断信号给 ARM 子系统。另外,定时器 0、1、2 包含了脉冲宽度调制 (PWM),并可驱动其拓展的 I/O。PWM 对定时器 0 有可选的 dead-zone 功能,以支持大电流设备。要注意的是定时器 3 和 4 是内置不接外部引脚的。一般用于定时器功能。

定时器 0 与定时器 1 共用一个 8 位预分频器,定时器 2、定时器 3 与定时器 4 共用另一个 8 位预分频器,每个定时器都有一个时钟分频器,时钟分频器有 5 种分频输出(1/2、1/4、1/8、1/16 和外部时钟 TCLK)。另外,定时器可选择时钟源,定时器 0~4 都可选择外部的时钟源,如PWM_TCLK。

当时钟被使能后,定时器计数缓冲寄存器(TCNTBn)把计数初始值下载到递减计数器中。定时器比较缓冲寄存器(TCMPBn)把其初始值下载到比较寄存器中,并将该值和递减计数器的值进行比较。当递减计数器和比较寄存器值相同时,输出电平翻转。递减寄存器减至0后,输出电平再次翻转,完成一个输出周期。这种基于TCNTBn和TCMPBn的双缓冲特性使定时器在频率和占空比变化时能产生稳定的输出。

每个定时器都有一个专用的由定时器时钟驱动的 16 位递减计数器。 当递减计数

器的计数值达到 0 时,就会产生定时器中断请求来通知 CPU 定时器操作完成。当定时器递减计数器达到 0 的时候,如果设置了 Auto-Reload 功能,相应的 TCNTBn 的值会自动重载到递减计数器中以继续下次操作。然而,如果定时器停止了,比如在定时器运行时清除 TCON 中的定时器使能位,TCNTBn 的值不会被重载到递减计数器中。

TCMPBn 的值用于脉冲宽度调制(PWM)。当定时器的递减计数器的值和比较寄存器的值相匹配的时候,定时器控制逻辑将改变输出电平。因此,比较寄存器决定了PWM 输出的开关时间。

10.1.2 PWM 定时器特点

PWM 定时器的特点如下。

- (1) 5个32位定时器。
- (2)2个8位PCLK分频器提供一级预分,5个2级分频器用来预分外部时钟。
- (3) 可编程选择 PWM 独立通道。
- (4) 4个独立的可编程的控制及支持校验的 PWM 通道。
- (5) 静态配置: PWM 停止。
- (6) 动态配置: PWM 启动。
- (7) 支持自动重装模式及触发脉冲模式。
- (8) 一个外部启动引脚。



(9) 两个PWM 输出可带 Dead-Zone 发生器。

(10) 中断发生器。

图 10-1 所示的死区功能(Dead Zone)用于电源设备的 PWM 控制。这个功能允许在一个设备关闭和另一个设备开启之间插入一个时间间隔。这个时间间隔可以防止两个设备同时被启动。TOUT0 是定时器 0 的 PWM 输出,nTOUT0 是 TOUT0 的反转信号。如果死区功能被使能,TOUT0 和 nTOUT0 的输出波形就变成了TOUT0 DZ 和 nTOUT0 DZ, 如图 10-1 所示。




图 10-1 S5PC100 PWM 定时器

nTOUT0_DZ 在 TOUT1 脚上产生。在死区间隔内, TOUT0_DZ 和 nTOUT0_DZ 就不会同时翻转了。注意: 在使能 Dead Zone 时, TOUT1 就是图 10-2 中的 nTOUT0。




图 10-2 死区功能使能时输出的波形

10.1.3 PWM 定时器的寄存器

S5PC100 控制器共用 18 个 PWM 寄存器。



1. 定时器配置寄存器 0 (TFCG0)

定时器输入时钟频率=PCLK/{prescaler value+1}/{divider value},设置代码如下。

{ prescaler value }=1~255;

{ divider value }=2, 4, 8, 16, TCLK

{Dead zone length} = 0-254

定时器配置寄存器 0 (TCFG0) 的详细说明见表 10-1。

表 10-1

TCFG0 寄存器 (0xEA000000) 的含义 ___

TCFG0	位	描述	初始状态
保留	[31:24]	保留	0x00
死区长度	[23:16]	这8位决定了死区的长度,一个时间单位和定时器0设置的 相同	0x00
预分频 1	[15:8]	这8位定义了定时器2、3、4的预分频值	0x01
预分频 0	[7:0]	这8位定义了定时器0和1的预分频值	0x01

2. 定时器配置寄存器 1 (TCFG1)

定时器配置寄存器 1 主要用于 PWM 定时器的 MUX 输入。 定时器配置寄存器 1 的详细说明见表 10-2。

表 10-2

寄存器 TCFG1 (0xEA000004) 的含义

TCFG1	位	描述	初始状态
保留	[31:24]	保留	0x0

续表

TCFG1	位	描述	初始状态
DMA 模式	[23:20]	选择 DMA 通道 0000 = 无选择 0001 = Timer0 0010 = Timer1 0011 = Timer2 0100 = Timer3 0101 = Timer4 0110 = 保留	0000
MUX 4	[19:16]	选择定时器 4 的 MUX 输入 0000 = 1/1 0001 = 1/2 0010 = 1/4 0011 = 1/8 0100=1/16 0101= PWM_TCLK	0000
MUX 3	[15:12]	选择定时器 3 的 MUX 输入 0000 = 1/1	0000



		11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
		0001 = 1/2	
		0010 = 1/4	
		0011 = 1/8	
		0100=1/16	
		0101= PWM_TCLK	
		选择定时器 2 的 MUX 输入	
		0000 = 1/1	
		0001 = 1/2	
MUX 2	[11:8]	0010 = 1/4	0000
		0011 = 1/8	
		0100=1/16	
		0101= PWM_TCLK	
		选择定时器 1 的 MUX 输入	
		0000 = 1/1	
		0001 = 1/2	
MUX 1	[7:4]	0010 = 1/4	0000
		0011 = 1/8	
		0100=1/16	
		0101= PWM_TCLK	
		选择定时器 0 的 MUX 输入	
		0000 = 1/1	
		0001 = 1/2	
MUX 0	[3:0]	0010 = 1/4	0000
		0011 = 1/8	
		0100=1/16	
		0101= PWM_TCLK	

3. 定时器控制寄存器(TCON)

定时器控制寄存器主要用于自动重载、定时器自动更新、定时器启停、输出翻转控制等。

定时器控制寄存器的详细说明见表 10-3。

表 10-3

寄存器 TCON (0xEA000008) 的含义

TCON	位	描述	初始状态
		决定 Timer 4 自动重载功能	
Timer 4 自动重装	[22]	0=单发	0
		1=自动重载	
		决定 Timer 4 的手动更新	
Timer 4 手动更新	[21]	0=无操作	0
		1=更新 TCNTB4 寄存器	
		决定 Timer 4 的启停	
Timer 4 开始/停止	[20]	0=停止	0
		1=定时器 4 开始	
		决定 Timer 3 自动重载功能	
Timer 3 自动重载	[19]	0=单发	0
		1=自动重载	



《ARM 嵌入式体系结构与接口技术(Cortex-A8 版)》

保留	[18]	保留	
Timer 3 手动更新	[17]	决定 Timer 3 的手动更新 0=无操作 1=更新 TCNTB3 寄存器	0
Timer 3 开/停	[16]	决定 Timer 4 的启停 0=停止 1=定时器 3 开始	0
Timer 2 自动重载	[15]	决定 Timer 2 自动重载功能 0=单发 1=自动重载	0
Timer 2 输出反相	[14]	决定 Timer 2 输出翻转 0=关闭 1=TOUT2 输出翻转	0
Timer 2 手动更新	[13]	决定 Timer 2 的手动更新 0=无操作 1=更新 TCNTB2、TCMPB2 寄存器	0
Timer 2 开/停	[12]	决定 Timer 2 的启停 0=停止 1=定时器 2 开始	0
Timer 1 自动重载	[11]	决定 Timer 1 自动重载功能 0=单发 1=自动重载	0
Timer 1 输出反相	[10]	决定 Timer 1 输出翻转 0=关闭 1=TOUT1 输出翻转	0
Timer 1 手动更新	[9]	决定 Timer 1 的手动更新 0=无操作 1=更新 TCNTB1、TCMPB1 寄存器	0
			续表

TCON	位	描述	初始状态
		决定 Timer 1 的启停	
Timer 1 start/stop	[8]	0=停止	0
		1=定时器 1 开始	
保留	[7:5]	保留	
		死区使能	
Dead zone enable	[4]	0=不使能	0
		1=使能	
Ti		决定 Timer 0 自动重载功能	
Timer 0 auto reload on/off	[3]	0=单发	0
		1=自动重载	
T: 0		决定 Timer 0 输出翻转	
Timer 0 output inverter on/off	[2]	0=关闭	0
011/011		1=TOUT0 输出翻转	
Timor () manual undata	[1]	决定 Timer 0 的手动更新	0
Timer 0 manual update	[1]	0=无操作	U
		·	



		1=更新 TCNTB0、TCMPB0 寄存器	
Timer 0 start/stop	[0]	决定 Timer0 的启停 0=停止 1=定时器 1 开始	0

4. 定时器 n 计数缓冲寄存器 (TCNTBn)

该寄存器用于 PWM 定时器的时间计数。定时器 n 计数缓冲寄存器的详细说明见表 10-4。

表 10-4

TCNTBn 寄存器的详细说明

TCNTBn	位	描述	初始状态
Timer n 计数器寄存器	[15:0]	定时器 n(0~4) 计数缓冲寄存器	0x00000000

5. 定时器 n 比较缓冲寄存器(TCMPBn)

该寄存器用于 PWM 波形输出占空比的设置。定时器 n 比较缓冲寄存器的详细说明见表 10-5。

表 10-5


TCMPBn 寄存器的详细说明

TCMPBn	位	描述	初始状态
Timer n 比较缓冲寄存器	[15:0]	定时器 n (0~4) 比较缓冲寄存器	0x00000000

S5PC100 的 PWM 定时器具有双缓冲功能,如图 10-3 所示,能在不停止当前定时器运行的情况下,重载定时器下次运行的参数。所以尽管新的定时器的值被设置好了,但是当前操作仍能成功完成。

定时器值可以被写入定时器n计数缓冲寄存器(TCNTBn),当前的计数器的值可以从定时器计数观察寄存器(TCNTOn)读出。读出的 TCNTBn 值并不是当前的计数值,而是下次将重载的计数值。

TCNTn 的值等于 0 的时候,自动重载操作把 TCNTBn 的值装入 TCNTn,只有当自动重载功能被使能并且 TCNTn 的值等于 0 的时候才会自动重载。如果 TCNTn 等于 0,自动重载控制位为 0,则定时器停止运行。



使用手动更新位(Manual Update)和反转位(Inverter)完成定时器的初始化。 当递减计数器的值达到 0 时会发生定时器自动重载操作,所以 TCNTn 的初始值必 须由用户提前定义好,在这种情况下就需要通过手动更新位重载初始值。以下几个 步骤给出如何启动定时器。

(1) 向 TCNTBn 和 TCMPBn 写入初始值。



- (2)置位相应定时器的手动更新位,不管是否使用反转功能,推荐设置反转位。
- (3) 置位相应定时器的启动位启动定时器,清除手动更新位。

如果定时器被强制停止,TCNTn 保持原来的值而不是TCNTBn的重载值。如果要设置一个新的值,必须执行手动更新操作。



只要 TOUT 的反转位改变,不管定时器是否处于运行状态,TOUT 都会相应改变,因此通常同时配置手动更新位和反转位。

10.1.4 PWM 定时器示例

本示例使用定时器产生 PWM 的方波,使用 TOUT1 进行输出,并控制一个无源的蜂鸣器,定时器 1 的输出引脚 PWMTOUT1 接到了蜂鸣器上如图 10-4 所示。

1. 定时器驱动蜂鸣器的电路原理图




图 10-4 定时器驱动蜂鸣器的原理图

2. 程序的编写

(1) 寄存器的定义。

```
/* GPD 设置 Io 引脚为定时器功能 */

typedef struct {

    unsigned int GPDCON;

    unsigned int GPDDAT;

    unsigned int GPDDRUL;

    unsigned int GPDDRV;

    unsigned int GPDPDNCON;

    unsigned int GPDPDNPULL;

}gpd;

#define GPD (* (volatile gpd * )0xE0300080 )

typedef struct {
```



```
unsigned int TCFG0;
unsigned int TCFG1;
unsigned int TCON;
}timer_type;
#define TIMER (* (volatile timer_type *)0xEA000000)
/*
*timer1 的寄存器定义
*/
typedef struct {

    unsigned int TCNTB1;
    unsigned int TCNTD1;
}timer1_type;
#define TIMER1 (* (volatile timer1_type *)0xEA000018)
(2) 定时器的初始化。
```

```
void pwm init()
   {
       GPD.GPDCON = GPD.GPDCON & (~0XF0) | (0X2<<4); //设置 IO 功能为
TOUT1 输出
       TIMER.TCFG0 = ( TIMER.TCFG0 & ~OXFF ) + Oxff; //配置预分频值为 255
       TIMER.TCFG1 = ( TIMER.TCFG1 & ~0Xf0 ) + 4<<4; // 配置分频的值为
1/16 分频
                                                 //设置缓冲器的值
       TIMER1.TCNTB1 = 161132;
                                                 //设置比较缓冲器的值
       TIMER1.TCMPB1 = 161132/2;
                                         //手动更新,使缓冲器的值到计数
       TIMER.TCON = 0X0e << 8;
器里面,双缓冲机制
       TIMER.TCON = 0X0d << 8;
                                                 //清除手动更新位,并
启动定时器
   }
```

(3) 主程序的编写。

```
#include "s5pc100.h"
int main()
{
    pwm_init();
    while(1);
}
```



3. 调试和运行

编译生成的.elf 文件,硬件接线。并连接好 FS_JTAG 仿真器套件。将程序编译后获得.elf 文件,将该文件通过仿真器下载并运行在目标板上,可以听到蜂鸣器会一直响。

10.2 S5PC100 看门狗定时器


10.2.1 S5PC100 看门狗定时器概述

看门狗(WatchDog)定时器和PWM的定时功能目的不一样。它的特点是,需要不停地接受信号(一些外置看门狗芯片)或重新设置计数值(如 S5PC100的看门狗控制器),保持计数值不为0。一旦一段时间接收不到信号,或计数值为0,看门狗将发出复位信号复位系统或产生中断。

看门狗的作用是微控制器受到干扰进入错误状态后,使系统在一定时间间隔内复位。因此看门狗是保证系统长期、可靠和稳定运行的有效措施。目前大部分的嵌入式芯片内都集成了看门狗定时器来提高系统运行的可靠性。

S5PC100 处理器的看门狗是当系统被故障(如噪声或者系统错误)干扰时,用于微处理器的复位操作,也可以作为一个通用的16 位定时器来请求中断操作。看门狗定时器产生128 个 PCLK 周期的复位信号。主要特性有如下两个。

- (1) 通用的中断方式的 16 位定时器。
- (2) 当计数器减到 0 (发生溢出) 时,产生 128 个 PCLK 周期的复位信号。 看门狗定时器的功能框图如图 10-5 所示。



看门狗模块包括一个预比例因子放大器,一个四分频的分频器,一个 16 位计数器。看门狗的时钟信号源来自 PCLK,为了得到宽范围的看门狗信号,PCLK 先被预分频,然后再经过分频器分频。预分频比例因子和分频器的分频值,都可以由看门狗控制寄存器(WTCON)决定,预分频比例因子的范围是 0~255,分频器的分频比可以是 16、32、64 或者 128。看门狗定时器时钟周期的计算如下:

t watchdog = 1/(PCLK/(Prescaler value + 1)/Division factor)

式中 Prescaler value 为预分频比例放大器的值; Division_factor 是四分频的分频比,可以是 16、32、64 或者 128。



一旦看门狗定时器被允许,看门狗定时器数据寄存器(WTDAT)的值就不能被自动地装载到看门狗计数器(WTCNT)中。因此,看门狗启动前要将一个初始值写入看门狗计数器(WTCNT)中。当 S5PC100 用嵌入式 ICE 调试的时候,看门狗定时器的复位功能就不被启动,看门狗定时器能从 CPU 内核信号判断出当前CPU 是否处于调试状态。如果看门狗定时器确定当前模式是调试模式,尽管看门狗能产生溢出信号,但是仍然不会产生复位信号。

10.2.2 看门狗定时器寄存器

1. 看门狗定时器控制寄存器(WTCON)

WTCON 寄存器的内容包括:用户是否启用看门狗定时器、4个分频比的选择、是否允许中断产生、是否允许复位操作等。

如果用户想把看门狗定时器当作一般的定时器使用,应该中断使能,禁止看门狗定时器复位。WTCON 描述见表 10-6。

表 10-6

WTCON 描述

WTCON	位	描述	复位值
保留	[31:16]	保留	0
预分频值	[15:8]	预分频值: 有效数值范围位<0 to 255>	0x80
保留	[7:6]	保留	00
看门狗定时器	[5]	看门狗时钟使能位: 0 = 禁止 1 = 使能	1
始终选择	[4:3]	时钟分频值: 00 = 16 01 = 32 10 = 64 11 = 128	00
中断产生器	[2]	使能/屏蔽中断功能 0 = 禁止 1 = 使能	0
保留	[1]	保留	0
复位使能/屏蔽	[0]	1=打开 S5PC100 看门狗产生复位信号 0=禁止上述功能	1

2. 看门狗定时器数据寄存器(WTDAT)

WTDAT 用于指定超时时间,在看门狗把复位功能禁止并打开中断使能后,此时看门狗定时器就是一个普通的定时器,使用方法和普通定时器一样。当使能复位的功能后,由于 WTCNT 的值减到 0 时,系统就会复位,所以 WTCNT 的值装不进看门狗计数寄存器(WTCNT)中。复位后初始值为 0x8000。WTDAT 描述见表10-7。



表 10-7

WTDAT 描述

WTDAT	位	描述	复位值
保留	[31:16]	保留	0
计数重载值	[15:0]	看门狗重载数值寄存器	0x8000

3. 看门狗计数寄存器(WTCNT)

WTCNT 包含看门狗定时器工作的时候,计数器的当前计数值。WTCNT 的描述见表 10-8。

表 10-8

WTCNT 描述

WTCNT	位	描述	复位值
保留	[31:16]	保留	0
计数值	[15:0]	看门狗当前计数寄存器	0x8000

10.2.3 看门狗定时器程序编写

1. 看门狗软件程序设计流程

因为看门狗是对系统的复位或者中断的操作,所以不需要外围的硬件电路。要实现看门狗的功能,只需要对看门狗的寄存器组进行操作,即对看门狗的控制寄存器(WTCON)、看门狗数据寄存器(WTDAT)、看门狗计数寄存器(WTCNT)的操作。

其一般流程如下。

- (1)设置看门狗中断操作,包括全局中断和看门狗中断的使能及看门狗中断向量的定义,如果只是进行复位操作,这一步可以不用设置。
- (2)对看门狗控制寄存器(WTCON)的设置,包括设置预分频比例因子、分频器的分频值、中断使能和复位使能等。
 - (3) 对看门狗数据寄存器(WTDAT)和看门狗计数寄存器(WTCNT)的设置。
 - (4) 启动看门狗定时器。

2. 看门狗寄存器的定义

```
/*
*WATCHDOG 寄存器的定义
*/
typedef struct {
    unsigned int WTCON ;
    unsigned int WTDAT ;
    unsigned int WTCNT ;
    unsigned int WTCLRINT ;
}wdt;
#define WDT (* (volatile wdt *)0xEA200000 )
```



3. 看门狗寄存器的初始化

4. 看门狗主程序的编写

5. 观察实验结果

程序运行5 s 后, LED 就会熄灭, 因为此时的 CPU 发生了复位。

小结

本章重点讲解了 PWM 和看门狗控制器的工作原理以及 S5PC100 芯片中 PWM 控制器和看门狗控制器的操作方法。

思考与练习

- 1. PWM 输出波形的特点是什么?
- 2. 在控制系统中为何要加入看门狗功能?
- 3. 编程实现输出占空比为 2:1, 波形周期为 9 ms 的 PWM 波形。
- 4. 编程实现 1 s 内不对看门狗实现喂狗操作,看门狗会自动复位。



第十一章

A/D 转换器

A/D 转换又称模数转换,顾名思义,就是把模拟信号数字化。实现该功能的电子器件称为 A/D 转换器,A/D 转换器可将输入的模拟电压转换为与其成比例输出的数字信号。随着数字技术,特别是计算机技术的飞速发展与普及,在现代控制、通信及检测领域中,对信号的处理广泛采用了 A/D 转换技术。由于系统的实际处理对象往往都是一些模拟量(如温度、压力、位移、图像等),要使计算机或数字仪表能识别和处理这些信号,必须首先将这些模拟信号转换成数字信号,这就必须用到 A/D 转换器。

本章主要内容:

- A/D 转换器原理;
- S5PC100 A/D 转换器;
- A/D 转换器示例。

11-1 A/D 转换器原理

11.1.1 A/D 转换基础

在基于 ARM 的嵌入式系统设计中, A/D 转换接口电路是应用系统前向通道的一个重要环节,可完成一个或多个模拟信号到数字信号的转换。模拟信号到数字信号的转换一般来说并不是最终的目的,转换得到的数字量通常要经过微控制器的进一步处理。A/D 转换的一般步骤如图 11-1 所示。




图 11-1 A/D 转换的一般步骤



11.1.2 A/D 转换的技术指标

1. 分辨率 (Resolution)

分辨率是数字量变化一个最小量时模拟信号的变化量,定义为满刻度与 2ⁿ 的比值。分辨率又称精度,通常以数字信号的位数来表示。A/D 转换器的分辨率以输出二进制(或十进制)数的位数表示。从理论上讲,n 位输出的 A/D 转换器能区分 2ⁿ个不同等级的输入模拟电压,能区分输入电压的最小值为满量程输入的 1/2ⁿ。在最大输入电压一定时,输出位数愈多,量化单位愈小,分辨率愈高。例如 S3C2410X的 A/D 转换器输出为 10 位二进制数,输入信号最大值为 3.3 V,那么这个转换器应能区分输入信号的最小电压为 3.22 mV。

2. 转换速率 (Conversion Rate)

转换速率是完成一次从模拟转换到数字的 A/D 转换所需的时间的倒数。积分型 A/D 的转换时间是毫秒级,属低速 A/D;逐次比较型 A/D 是微秒级,属中速 A/D;全并行/串并行型 A/D 可达到纳秒级。采样时间则是另外一个概念,是指两次转换的间隔。为了保证转换的正确完成,采样速率(Sample Rate)必须小于或等于转换速率。因此有人习惯上将转换速率在数值上等同于采样速率,这也是可以接受的。常用单位是 ksps 和 Msps,表示每秒采样千/百万次(kilo / Million Samples per Second)。

3. 量化误差(Quantizing Error)

量化误差是由于 A/D 的有限分辨率而引起的误差,即有限分辨率 A/D 的阶梯状转移特性曲线与无限分辨率 A/D (理想 A/D) 的转移特性曲线(直线)之间的最大偏差。通常是 1 个或半个最小数字量的模拟变化量,表示为 1 LSB、1/2 LSB。量化和量化误差示意图如图 11-2 所示。

4. 偏移误差 (Offset Error)

偏移误差是输入信号为零输出信号不为零时的值,可外接电位器调至最小。

5. 满刻度误差 (Full Scale Error)

满刻度误差是满刻度输出时对应的输入信号与理想输入信号值之差。






图 11-2 量化与量化误差

6. 线性度 (Linearity)

线性度是实际转换器的转移函数与理想直线的最大偏移,不包括以上3种误差。

其他指标还有绝对精度(Absolute Accuracy)、相对精度(Relative Accuracy)、微分非线性、单调性和无错码、总谐波失真(Total Harmonic Distortion,THD)和积分非线性。

11.1.3 A/D 转换器类型

下面简要介绍常用的几种类型的 A/D 转换器的基本原理及特点,如积分型、逐次逼近型、并行比较型/串并行型、 Σ - Δ 调制型、电容阵列逐次比较型及压频变换型。

1. 积分型 A/D 转换器

积分型 A/D 转换器工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率),然后由定时器/计数器获得数字值。积分型 A/D 实际上是 V-T 方式电压对时间的转换,先对输入的量化电压以固定时间正向积分,然后再对基准电压反向积分,计数就是对应的 A/D 结果值。

双积分型 A/D 转换是一种间接 A/D 转换技术。首先将模拟电压转换成积分时间,然后用数字脉冲计时方法转换成计数脉冲数,最后将此代表模拟输入电压大小的脉冲数转换成二进制或 BCD 码输出。因此,双积分型 A/D 转换器转换时间较长,一般要大于 50 ms。其优点是用简单电路就能获得高分辨率,但缺点是由于转换精度依赖于积分时间,因此转换速率极低。初期的单片 A/D 转换器大多采用积分型,现在逐次逼近型已逐步成为主流。

图 11-3 所示为双积分型 A/D 的控制逻辑。积分器是转换器的核心部分,它的输入端所接开关 S_1 由定时信号控制。当定时信号为不同电平时,极性相反的输入电压 u_i 和参考电压 V_{REF} 将分别加到积分器的输入端,进行两次方向相反的积分,积分时间常数 $\tau=RC$ 。

过零比较器用来确定积分器的输出电压 u_0 过零的时刻。当 $u_0 \ge 0$ 时,比较器输出电压为低电平;当 $u_0 < 0$ 时,比较器输出电压为高电平。比较器的输出信号接至时钟控制门(G)作为关门和开门信号。

双积分型 A/D 转换器具有很强的抗干扰能力,故而采用双积分型 A/D 转换器可大大降低对滤波电路的要求。






图 11-3 双积分型 A/D 控制逻辑图

2. 逐次逼近型 A/D

逐次逼近型 A/D 由逐次寄存器、比较器、同精度的 D/A、基准电压组成。从 MSB 开始,顺序地对每一位输入电压与内置 D/A 转换器输出进行比较,经 n 次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低,在低分辨率 (<12 位)时价格便宜,但高精度(>12 位)时价格很高。

4位逐次逼近型 A/D 转换器的逻辑电路如图 11-4 所示。




图 11-4 逐次逼近型 A/D 原理图

图 11-4 中 5 位移位寄存器可进行并入/并出或串入/串出操作,其输入端 F 为并行置数使能端,高电平有效。其输入端 S 为高位串行数据输入。数据寄存器由 D 边沿触发器组成,数字量从 $Q_4 \sim Q_1$ 输出。

电路工作过程如下。

(1) 当启动脉冲上升沿到达后, $FF_0 \sim FF_4$ 被清零, Q_5 置 1, Q_5 的高电平开启与门 G_2 ,时钟脉冲 CP 进入移位寄存器。在第 1 个 CP 脉冲作用下,由于移位寄存



器的置位,使能端 F 由 0 变 1,并行输入数据 ABCDE 置入, $Q_AQ_BQ_CQ_DQ_E = 01111$, Q_A 的低电平使数据寄存器的最高位(Q_4)置 1,即 $Q_4Q_3Q_2Q_1 = 1000$ 。D/A 转换器 将数字量 1000 转换为模拟电压 v_0 ,送入比较器 C 与输入模拟电压 v_1 比较,若 $v_1 > v_0$,则比较器 C 输出 v_C 为 1,否则为 0,比较结果送 $D_4 \sim D_1$ 。

(2) 第 2 个 CP 脉冲到来后,移位寄存器的串行输入端 S 为高电平,Q_A 由 0 变 1,同时最高位 Q_A 的 0 移至次高位 Q_B。于是数据寄存器的 Q₃ 由 0 变 1,这个正跳变作有效触发信号加到 FF₄ 的 CP 端,使 $\nu_{\rm C}$ 的电平得以在 Q₄ 保存下来。此时,由于其他触发器无正跳变触发脉冲, $\nu_{\rm C}$ 的信号对它们不起作用。Q₃ 变 1 后,建立了新的 D/A 转换器的数据,输入电压再与其输出电压 $\nu'_{\rm O}$ 进行比较,比较结果在第 3 个时钟脉冲作用下存于 Q₃……如此进行,直到 Q_E 由 1 变 0 时,使触发器 FF₀ 的输出端 Q₀产生由 0 到 1 的正跳变作触发器 FF₁ 的 CP 脉冲,使上一次 A/D 转换后的 $\nu_{\rm C}$ 电平保存于 Q₁。同时使 Q₅ 由 1 变 0 后将 G₂ 封锁,一次 A/D 转换过程结束。于是电路的输出端 D₃D₂D₁D₀ 得到与输入电压 $\nu_{\rm I}$ 成正比的数字量。

逐次逼近转换过程和用天平称物重非常相似。天平称重物过程是:从最重的砝码开始试放,与被称物体进行比较,若物体重于砝码,则该砝码保留,否则移去,再加上第二个次重砝码,由物体的重量是否大于砝码的重量决定第二个砝码是留下还是移去,照此一直加到最小一个砝码为止。将所有留下的砝码重量相加,就得此物体的重量。仿照这一思路,逐次逼近型 A/D 转换器,就是将输入模拟信号与不同的参考电压做多次比较,使转换所得的数字量在数值上逐次逼近输入模拟量对应值。

3. 并行比较/串行比较型 A/D

3 位并行比较型 A/D 转换器的原理电路如图 11-5 所示,它由电压比较器、寄存器和代码转换器 3 部分组成。

首先在电压比较器中进行量化电平的划分,用电阻链把参考电压 V_{REF} 分压,得到 $\frac{1}{15}V_{\text{REF}}\sim\frac{13}{15}V_{\text{REF}}$ 之间的 7 个比较电平,量化单位 $\Delta=\frac{2}{15}V_{\text{REF}}$ 。然后,把这 7 个比较电平分别接到 7 个比较器 $C_1\sim C_7$ 的输入端作为比较基准。同时将输入的模拟电压同时加到每个比较器的另一个输入端上,与这 7 个比较基准进行比较。

并行 A/D 转换器具有如下特点。

- (1)由于转换是并行的,其转换时间只受比较器、触发器和编码电路延迟时间限制,因此转换速度最快。
- (2)随着分辨率的提高,元件数目要按几何级数增加。一个n位转换器,所用的比较器个数为 2^n-1 ,如8位的并行A/D转换器就需要 $2^8-1=255$ 个比较器。由于位数愈多,电路愈复杂,因此制成分辨率较高的集成并行A/D转换器是比较困难的。
- (3)使用这种含有寄存器的并行 A/D 转换电路时,可以不用附加取样、保持电路,因为比较器和寄存器这两部分也兼有取样、保持功能。这也是该电路的一个优点。






图 11-5 并行比较型 A/D

图 11-5 中的 8 个电阻将参考电压 V_{REF} 分成 8 个等级,其中 7 个等级的电压分别作为 7 个比较器 $C_1 \sim C_7$ 的参考电压,其数值分别为 $V_{REF}/15$ 、 $3V_{REF}/15$ 、……、 $13V_{REF}/15$ 。输入电压为 v_1 ,它的大小决定各比较器的输出状态,如当 $0 \leq v_1 < V_{REF}/15$ 时, $C_7 \sim C_1$ 的输出状态都为 0;当 $3V_{REF}/15 \leq v_1 < 5V_{REF}/15$ 时,比较器 C_6 和 C_7 的输出 $C_{O6} = C_{O7} = 1$,其余各比较器的状态均为 0。根据各比较器的参考电压值,可以确定输入模拟电压值与各比较器输出状态的关系。比较器的输出状态由 D 触发器存储,经优先编码器编码,得到数字量输出。优先编码器优先级别最高的是 I_7 ,最低的是 I_1 。

设 v_1 变化范围是 $0 \sim V_{REF}$,输出 3 位数字量为 $D_2D_1D_0$, 3 位并行比较型 A/D 转换器的输入、输出关系见表 11-1。

表 11-1

3 位并行 A/D 转换器输入与输出关系对照表

模拟输入	比较器输出状态						数字输出		
医加州八	C ₀₁	Co2	Co ₃	C _{O 4}	Co ₅	C _{0 6}	Co7	D ₂	\mathbf{D}_1
$0 \leqslant v_1 < V_{\text{REF}}/15$	0	0	0	0	0	0	0	0	0
$V_{\text{REF}}/15 \leqslant v_1 < 3V_{\text{REF}}/15$	0	0	0	0	0	0	1	0	0
$3V_{\text{REF}}/15 \leqslant v_1 < 5V_{\text{REF}}/15$	0	0	0	0	0	1	1	0	1
$5V_{\text{REF}}/15 \leqslant v_1 < 7V_{\text{REF}}/15$	0	0	0	0	1	1	1	0	1
$7V_{\text{REF}}/15 \leqslant v_1 < 9V_{\text{REF}}/15$	0	0	0	1	1	1	1	1	0
$9V_{\text{REF}}/15 \leqslant v_1 < 11V_{\text{REF}}/1$	0	0	1	1	1	1	1	1	0
$11V_{\text{REF}}/15 \leqslant v_1 < 13V_{\text{REF}}/1$	0	1	1	1	1	1	1	1	1



$13V_{\text{REF}}/15 \leqslant v_1 < V_{\text{REF}}$	1	1	1	1	1	1	1	1	1

4. 电容阵列逐次比较型 A/D

电容阵列逐次比较型 A/D 在内置 A/D 转换器中采用电容矩阵方式,也可称为电荷再分配型。一般的电阻阵列 A/D 转换器中多数电阻的值必须一致。在单芯片上生成高精度的电阻并不容易,如果用电容阵列取代电阻阵列,可以用低廉的成本制成高精度的单片 A/D 转换器。最新的逐次比较型 A/D 转换器大多为电容阵列式的。

5. 压频变换型

压频变换型(Voltage-frequency Converter)是通过间接转换方式实现模数转换的。其原理是首先将输入的模拟信号转换成频率,然后用计数器将频率转换成数字量。从理论上讲这种 A/D 的分辨率几乎可以无限增加,只要采样的时间能够满足输出频率分辨率要求的累积脉冲个数的宽度。其优点是分辨率高、功耗低、价格低,但是需要外部计数电路共同完成 A/D 转换。

11.1.4 A/D 转换的一般步骤

模拟信号进行 A/D 转换的时候,从启动转换到转换结束输出数字量,需要一定的转换时间。在这个转换时间内,模拟信号要基本保持不变,否则转换精度没有保证,特别当输入信号频率较高时,会造成很大的转换误差。要防止这种误差的产生,必须在 A/D 转换开始时将输入信号的电平保持住,而在 A/D 转换结束后,又能跟踪输入信号的变化。因此,一般的 A/D 转换过程是通过取样、保持、量化和编码这 4 个步骤完成的。一般取样和保持主要由采样保持器来完成,而量化编码就由 A/D 转换器完成。

11.2 S5PC100 A/D 转换器

11.2.1 S5PC100 A/D 转换器概述

1. 简述

10 位或 12 位 CMOS 再循环式模拟数字转换器,它具有 10 通道输入,并可将模拟量转换至 10 位或 12 位二进制数。5 MHz A/D 转换时钟时,最大 1 Msps 的转换速度。A/D 转换具备片上采样保持功能,同时也支持待机工作模式。

2. 特性

ADC 接口包括如下特性。

- (1) 10 bit/12 bit 输出位可选。
- (2) 微分误差±1.0 LSB。
- (3) 积分误差±2.0 LSB。



- (4) 最大转换速率: 1 Msps。
- (5) 功耗少, 电压输入 3.3 V。
- (6) 模拟量输入范围: 0~3.3 V。
- (7) 支持片上样本保持功能。
- (8) 通用转换模式。

3. 模块图

S5PC100 A/D 转换器的控制器接口框图如图 11-6 所示。




图 11-6 S5PC100 ADC 控制器接口框图

11.2.2 S5PC100 A/D 控制器寄存器

1. 寄存器组

S5PC100 中的 A/D 控制器集成了电阻触摸屏控制功能。此处为了简化学习,只考虑的 A/D 转换使用到的两个寄存器,即 A/D 控制寄存器(ADCCON)、A/D 转换数据寄存器(ADCDAT)。

A/D 控制寄存器 ADCCON (address = 0xF3000000) 的描述见表 11-2。

表 11-2

ADCCON 描述

ADCCON	位	描述	初 始 值
RES	[16]	0=10 bit 输出;1=12 bit 输出	0
ECFLG	[15]	A/D 转换结束标志 0: A/D 转换正在进行 1: A/D 转换结束	0



续表

			* * * * *
ADCCON	位	描述	初 始 值
PRSCEN	[14]	A/D 转换预分频允许 0: 不允许预分频	0
		1: 允许预分频	
PRSCVL	[13:6]	预分频值 PRSCVL	0xFF
Reserved	[5:3]	保留	0
STDBM	[2]	待机模式选择位 0: 正常模式 1: 待机模式	1
READ_START	[1]	A/D 转换读一启动选择位 0:禁止 Start-by-read 1:允许 Start-by-read	0
ENABLE_START	[0]	A/D 转换器启动 0: A/D 转换器不工作 1: A/D 转换器开始工作	0

A/D 转换数据寄存器 ADCDAT0 (地址: 0xF300000C) 的描述见表 11-3。

表 11-3

ADCDAT0 描述

ADCDAT0	Bit	描述	初 始 值
UPDOWN	[15]	等待中断模式, Stylus 电平选择 0: 低电平 1: 高电平	_
AUTO_PST	[14]	自动按照先后顺序转换 X, Y 坐标 0: 正常 A/D 转换顺序 1: 按照先后顺序转换	_
XY_PST	[13:12]	自定义 X, Y 位置 00: 无操作模式 01: 测量 X 位置 10: 测量 Y 位置 11: 等待中断模式	_
XPDATA	[11:0]	X 坐标转换数据值 (包括正常的 ADC 转换数值)	_

2. A/D 转换的转换时间计算

例如, PCLK 为 66 MHz, PRESCALER=65; 所有 10 位转换时间为 66 MHz/(65+1)=1MHz

转换时间为 1/(1 MHz/5 cycles)=5 µ s。

完成一次 A/D 转换需要 5 个时钟周期。A/D 转换器的最大工作时钟为 5 MHz,所以最大的采样率可以达到 1 Mbit/s。




11.3 A/D 转换器示例

11.3.1 电路连接

电路连接如图 11-7 所示,利用一个电位计输出电压到 S5PC100 的 AIN0 管脚。输入的电压范围是 0~3.3 V。

11.3.2 程序的编写

编写软件程序,实现电压值的获取、显示。程序主要是 对 S5PC100 中的 A/D 模块进行操作, 所以软件程序也主要 是对 A/D 模块中的寄存器进行操作, 其中包括对 ADC 控制



寄存器(ADCCON)、ADC数据寄存器(ADCDAT)的读/写操作。同时为了观察 转换结果,可以通过串口调试助手观察 ADC 采集的电压值。

1. 相关寄存器定义

```
#define rADCCON
                            (*(volatile unsigned *)0x58000000)
                                                                    //ADC
控制寄存器
   ypedef struct {
                 unsigned int ADCCON;
                 unsigned int ADCTSC;
                 unsigned int ADCDLY;
                 unsigned int ADCDATO;
                 unsigned int ADCDAT1;
                 unsigned int ADCUPDN;
                 unsigned int ADCCLRINT;
                 unsigned int ADCMUX;
                 unsigned int ADCPNDCLR;
   }adc;
    #define ADC (* (volatile adc * )0xF3000000 )
```

2. A/D 测试程序

```
#include "s5pc100.h"
#include "uart.h"
unsigned char table[10]={'0','1','2','3','4','5','6','7','8','9'};
int main()
unsigned int temp = 0;
unsigned int a;
unsigned char bit4, bit3, bit2, bit1;
```



```
unsigned int count;
uart0 init();
ADC.ADCMUX = 0;
ADC.ADCCON = (1 << 16 | 1 << 14 | 0 x ff << 6 | 0 << 2 | 1 << 1);
temp = ADC.ADCDAT0 & 0XFFF;
                                      //使用读启动的方式启动 ADC
while(1)
   while(!(ADC.ADCCON & 0X8000));
   temp = ADC.ADCDAT0 & 0XFFF;
   temp = 3.3 * 1000 * temp / 0xfff;
   bit4 = temp/1000;
   putc(table[bit4]);
   bit3 = (temp%1000)/100;
   putc(table[bit3]);
   bit2 = ((temp%1000)%100)/10;
   putc(table[bit2]);
   bit1 = ((temp%1000)%100)%10;
   putc(table[bit1]);
   puts("mV");
   putc('\n');
   for (count = 1000000; count != 0; count--);
return 0;
```

11.3.3 调试与运行结果

1. 串口接收设置

在 PC 上运行串口调试助手通信程序(波特率为 115 200、8、1 位停止位、无校验位、无硬件流控制);或者使用其他串口通信程序。

2. 测试程序

编译程序后可得到.elf文件,通过仿真器下载代码到开发板。

3. 观察实验结果

```
uart0 device ok
1770mv
1765mv
1771mv
```



1772mv

转动开发板上的电位器, ADC 采集的电压值在 0~3.3 V 之间变化。

小结

本章主要讲解了 A/D 转换器的工作原理,以及 S5PC100 下 A/D 控制器的操作方法。

思考与练习

- 1. A/D 转换器选型时需要考虑哪些指标?
- 2. 根据 A/D 的基本原理,可以将 A/D 控制器分为哪些种类?
- 3. 在 PCLK 为 50 MHz 的情况下,如何设置 S5PC100 的 A/D 控制器来实现采集速度为 100 ksps?
- 4. 编程实现利用 S5PC100 A/D 控制器的 AIN1 通道采集一个范围在 $0\sim3.3~\mathrm{V}$ 的电压。

第十二章

实时时钟 RTC

实时时钟的缩写是 RTC(Real-Time Clock)。RTC 是集成电路,通常称为时钟芯片。RTC 通常情况下需要外接 32.768 kHz 晶体、匹配电容、备份电源等元件。RTC 除了 I/O 口的定位不同,还有功能上的区别,比如与 MCU 的接口,现在常用的是 I2C 接口(距离短,可以与其他器件共用);还有 RAM的数量、静态功耗大小、中断的数量,特别是精度的区别。RTC 的精度可以说与温度有很大的关系,而温度会影响晶体的频率。本章介绍的是集成在芯片内部的时钟功能模块。


本章主要内容:

- RTC 介绍:
- RTC 控制器:
- RTC 控制器寄存器详解:
- RTC 应用示例。




12.1 RTC 介绍

在一个嵌入式系统中,通常采用 RTC 来提供可靠的系统时间,包括时分秒和年月日等,而且要求在系统处于关机状态下它也能够正常工作(通常采用后备电池供电)。它的外围也不需要太多的辅助电路,典型的就是只需要一个高精度的 32.768 kHz 晶体和电阻电容等,如图 12-1 所示。



12.2 RTC 控制器

实时时钟(RTC)单元可以通过备用电池供电,因此,即使系统电源关闭,它也可以继续工作。RTC 可以通过 STRB/LDRB 指令将 8 位 BCD 码数据送至 CPU。这些 BCD 数据包括秒、分、时、日期、星期、月和年。RTC 单元通过一个外部的 32.768 kHz 晶振提供时钟。RTC 具有定时报警的功能,如图 12-2 所示。RTC 控制器的功能说明如下。



(1) 时钟数据采用 BCD 编码。



- (2) 能够对闰年的年月日进行自动处理。
- (3) 具有告警功能, 当系统处于关机状态时, 能产生告警中断。
- (4) 具有独立的电源输入。
- (5) 提供毫秒级时钟中断,该中断可用于作为嵌入式操作系统的内核时钟。

12.3 RTC 控制器寄存器详解

表 12-1 为相关寄存器的描述。

表 12-1

RTC 控制寄存器

RTCCON	位	描述	复 位 值
保留	[31:9]	保留	0
TICEN	[8]	嘀嗒计时器 0 = 禁止 1 = 使能	0
TICCKSEL	[7:4]	嘀嗒计时器子时钟源选择	4'b0000
CLKRST	[3]	RTC 时钟计数复位 0 = 不复位 1 = 复位	0
CNTSEL	[2]	BCD 计数选择 0 = 分配 BCD 计数 1 = 保留	0
CLKSEL	[1]	BCD 时钟选择 0=XTAL 1/2 divided clock 1=保留(XTAL 供频)	0
RTCEN	[0]	RTC 控制使能 0 = 禁止 1 = 使能	0

表 12-2 为 BCD 秒寄存器描述。

表 12-2

BCDSEC 寄存器

BCDSEC	位	描述	复 位 值



《ARM 嵌入式体系结构与接口技术(Cortex-A8 版)》

保留	[31:7]	保留	
SECDATA -	[6:4]	BCD 值为 0~5	
	[3:0]	BCD 值为 0~9	

表 12-3 为 BCD 分钟寄存器描述。

表 12-3

BCDMIN 寄存器

BCDMIN	位	描述	复 位 值
保留	[31:7]	保留	
MINDATA	[6:4]	BCD 值为 0~5	
	[3:0]	BCD 值为 0~9	

表 12-4 为 BCD 小时寄存器描述。

表 12-4

BCDHOUR 寄存器

BCDHOUR	位	描述	复 位 值
保留	[31:7]	保留	
HOURDATA	[5:4]	BCD 值为 0~5	
	[3:0]	BCD 值为 0~9	, /

表 12-5 为 BCD 日期寄存器描述。

表 12-5

BCDDATE 寄存器

BCDDATE	位	描述	复 位 值
保留	[31:7]	保留	
DATEDATA	[5:4]	BCD 值为 0~3	
DATEDATA	[3:0]	BCD 值为 0~9	

表 12-6 为 BCD 星期寄存器描述。

表 12-6

BCDDAY 寄存器

BCDDAY	位	描述	复 位 值
保留	[31:3]	保留	
DAYDATA	[2:0]	BCD 值为 1~7	

表 12-7 为 BCD 月寄存器描述。

表 12-7

BCDMON 寄存器

BCDMON	位	描述	复位值
保留	[31:5]	保留	
MONDATA	[4]	BCD 值为 0~1	
	[3:0]	BCD 值为 0~9	



表 12-8 为 BCD 年寄存器描述。

表 12-8

BCDYEAR 寄存器

BCDYEAR	位	描述	复 位 值
保留	[31:8]	保留	
YEARDATA	[7:4]	BCD 值为 0~9	
	[3:0]	BCD 值为 0~9	

12.4 RTC 应用示例

1. 相关寄存器定义

```
typedef struct {
    unsigned int BCDSEC;
    unsigned int BCDMIN;
    unsigned int BCDHOUR;
    unsigned int BCDDATE;
    unsigned int BCDDAY;
    unsigned int BCDMON;
    unsigned int BCDYEAR;
}rtcbcd;
#define RTCBCD (* (volatile rtcbcd *)0xEA300070)
```

2. 主程序

下面的代码实现了将 RTC 的年月日、时分秒读出的功能,可以将注释掉的代码打开来复位值。



3. 实验过程及现象

编译生成的.elf 文件,硬件接线。并连接好 FS_JTAG 仿真器套件。将程序编译后获得.elf 文件,将该文件通过仿真器下载并运行在目标板上,终端打印信息如下所示。

```
hour 12: min 59: sec 17
hour 12: min 59: sec 18
hour 12: min 59: sec 19
hour 12: min 59: sec 20
```

小结

本章重点讲解了实时时钟(RTC)的工作原理及 RTC 的操作方法。

思考与练习

- 1. 如何使用 RTC 中断?
- 2. 如何使用 RTC 中断的方式设计一个闹钟,实现一分钟中断一次?

第十三章



I2C 总线

为了使读者掌握常见的 I2C 总线,这一章将从理论到实际应用依次梳理一遍,目的在于给读者一个完整的概念,不仅在理论上掌握了解 I2C 总线,更要在实际运用中灵活使用。

本章要点:

- I2C 总线;
- I2C 总线控制器:
- I2C 总线应用示例。

13.1 l2C 总线

13.1.1 I2C 总线介绍

I2C(Inter-Integrated Circuit)总线(也称 IIC 或 I2C)是由 PHILIPS 公司开发的两线式串行总线,用于连接微控制器及其外围设备,是微电子通信控制领域广泛采用的一种总线标准。它是同步通信的一种特殊形式,具有接口线少、控制方式简单、器件封装形式小、通信速率较高等优点。I2C 有着如下的特点。

- (1) 两条总线线路: 一条串行数据线 SDA, 一条串行时钟线 SCL。
- (2)每个连接到总线的器件都可以通过唯一的地址联系主机,同时主机可以作为主机发送器或主机接收器。
- (3)是一个真正的多主机总线,如果两个或更多主机同时初始化,数据传输可以通过冲突检测和仲裁防止数据被破坏。
- (4) 串行的 8 位双向数据传输位速率在标准模式下可达 100 kbit/s, 快速模式下可达 400 kbit/s, 高速模式下可达 3.4 Mbit/s。
- (5) 连接到相同总线的 I2C 数量只受到总线的最大电容 400 pF 限制。

13.1.2 I2C 总线术语

发送器:发送数据到总线的器件。

接收器:从总线接收数据的器件。

主机:初始化发送产生的时钟信号和终止发送的器件。

从机:被主机寻址的器件。

多主机:同时有多于一个主机尝试控制总线但不破坏传输。

仲裁: 是一个在有多个主机同时尝试控制总线但只允许其中一个控制总线并使 传输不被破坏的过程。

同步:两个或多个器件同步时钟信号的过程。

13.1.3 I2C 总线位传输

由于连接到 I2C 总线的器件有不同种类的工艺(CMOS、NMOS、双极性),



逻辑 0(低)和逻辑 1(高)的电平不是固定的,它由电源 VCC 的相关电平决定,每传输一个数据位就产生一个时钟脉冲,数据有效性如图 13-1 所示。




图 13-1 数据有效性

SDA 线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态 I2C 位传输数据的有效性在 SCL 线的时钟信号是低电平时才能改变, 起始和停止条件如图 13-2 所示。



图 13-2 起始和停止条件

SCL 线是高电平时, SDA 线从高电平向低电平切换,这个情况表示起始条件; SCL 线是高电平时, SDA 线由低电平向高电平切换,这个情况表示停止条件。起始和停止条件一般由主机产生,总线在起始条件后被认为处于忙碌状态,在停止条件的某段时间后总线被认为再次处于空闲状态。如果产生重复起始条件而不产生停止条件,总线会一直处于忙碌的状态,此时的起始条件(S)和重复起始条件(Sr)在功能上是一样的。

13.1.4 I2C 总线数据传输

1. 字节格式

发送到 SDA 线上的每个字节必须为 8 位,每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位。首先传输的是数据的最高位(MSB),如果从机要完成一些其他功能后(如一个内部中断服务程序)才能接收或发送下一个完整的数据字节,可以使时钟线 SCL 保持低电平,迫使主机进入等待状态,当从机准备好接收下一个数据字节并释放时钟线 SCL 后,数据传输继续。

2. 应答响应

应答响应如图 13-3 所示。

数据传输必须带响应,相关的响应时钟脉冲由主机产生。在响应的时钟脉冲期间发送 器释放

SDA 线(高)。在响应的时钟脉冲期间,接收器必须将 SDA 线拉低,使它在这个时钟脉冲的高电平期间保持稳定的低电平。通常被寻址的接收器在接收到每个



字节后,会产生一个响应。当从机不能响应从机地址时(如它正在执行一些实时函数不能接收或发送),从机必须使数据线保持高电平,主机然后产生一个停止条件终止传输或者产生重复起始条件开始新的传输。




图 13-3 应答响应

如果从机接收器响应了从机地址,但是在传输了一段时间后不能接收更多数据字节,主机必须再一次终止传输。这个情况用从机在第一个字节后没有产生响应来表示。从机使数据线保持高电平,主机产生一个停止或重复起始条件。

如果传输中有主机接收器,它必须在从机不产生时钟的最后一个字节不产生响应,向从机发送器通知数据结束。从机发送器必须释放数据线,允许主机产生一个停止或重复起始条件。

13.1.5 I2C 总线寻址方式

1. 7 位寻址

第一个字节的头 7 位组成了从机地址,最低位(LSB)是第 8 位,它决定了普通的和带重复开始条件的 7 位地址格式方向。第一个字节的最低位是"0",表示主机会写信息到被选中的从机;"1"表示主机会向从机读信息,当发送了一个地址后,系统中的每个器件都在起始条件后将头 7 位与它自己的地址比较,如果一样,器件会判定它被主机寻址,至于是从机接收器还是从机发送器,都由 R/W 位决定。

2. 10 位寻址

10 位寻址和 7 位寻址兼容,而且可以结合使用。10 位寻址采用了保留的 1111XXX 作为起始条件,或重复起始条件的后第一个字节的头 7 位。10 位寻址不会影响已有的 7 位寻址,有 7 位和 10 位地址的器件可以连接 I2C 总线 10 位地址格式到相同的 I2C 总线。它们都能用于标准模式和高速模式系统。

10 位从机地址由在起始条件或重复起始条件后的头两个字节组成。第一个字节的头 7 位是 11110XX 的组合,其中最后两位 XX 是 10 位地址的两个最高位 (MSB)。第一个字节的第 8 位是 R/W 位,决定了传输的方向,第一个字节的最低位是"0",表示主机将写信息到选中的从机,"1"表示主机将向从机读信息。如果 R/W 位是"0",则第二个字节是 10 位从机地址剩下的 8 位;如果 R/W 位是"1",则下一个字节是从机发送给主机的数据。

13.1.6 快速和高速模式

1. 快速模式

快速模式器件可以在 400 kbit/s 下接收和发送。最小要求是:它们可以和



400 kbit/s 传输同步,可以延长 SCL 信号的低电平周期来减慢传输。快速模式器件都向下兼容,可以和标准模式器件在 0~100 kbit/s 的 I2C 总线系统通信。但是,由于标准模式器件不向上兼容,所以不能在快速模式 I2C 总线系统中工作。快速模式 I2C 总线规范与标准模式相比有以下另外的特征。

- (1) 最大位速率增加到 400 kbit/s。
- (2) 调整了串行数据(SDA)和串行时钟(SCL)信号的时序。
- (3) 快速模式器件的输入有抑制毛刺的功能, SDA 和 SCL 输入有施密特触发器。
 - (4)快速模式器件的输出缓冲器对 SDA 和 SCL 信号的下降沿有斜率控制功能。
- (5) 如果快速模式器件的电源电压被关断, SDA 和 SCL 的 I/O 引脚必须悬空, 不能阻塞总线。
- (6)连接到总线的外部上拉器件必须调整以适应快速模式 I2C 总线更短的最大允许上升时间。对于负载最大是 200 pF 的总线,每条总线的上拉器件可以是一个电阻,对于负载在 200~400 pF 之间的总线,上拉器件可以是一个电流源(最大值 3 mA)或者是一个开关电阻电路。

2. 高速模式


高速模式 (Hs 模式)器件对 I2C 总线的传输速度有很大的突破。高速模式器件可以在高达 3.4 Mbit/s 的位速率下传输信息,而且保持完全向下兼容快速模式或标准模式器件,它们可以在一个速度混合的总线系统中实现双向通信。

高速模式传输除了不执行仲裁和时钟同步外,与快速模式系统有相同的串行总 线协议和数据格式。

13.2 _{|2C} 总线控制器

13.2.1 S5PC100 下的 I2C 控制器介绍

S5PC100 处理器支持多主机 I2C 串行总线接口,并且它支持主机发送模式、主机接收模式、从机发送模式和从机接收模式 4 种模式,图 13-4 所示为 I2C 总线的概括图。





《ARM 嵌入式体系结构与接口技术(Cortex-A8 版)》

图 13-4 I2C 总线的概括图

13.2.2 I2C 总线控制寄存器详解

表 13-1 为 I2C 总线控制寄存器描述。

表 13-1

I2C 总线控制寄存器

I2CCON	位	描述	复 位 值
应答产生	[7]	IIC 应答产生使能位 0 = 禁止 1 = 使能	0
Tx 时钟源选择	[6]	IIC 传输时钟预分值选择位 0 = I2CCLK = fPCLK /16 1= I2CCLK = fPCLK /512	0
Tx/Rx 中断	[5]	I C-Bus Tx/Rx 中断控制位 0 = 禁止 1 = 使能	0
传输时钟值	[3:0]	IIC 总线时钟预分值 Tx clock = I2CCLK/(I2CCON[3:0]+1)	未定义

表 13-2 为 I2C 状态寄存器描述。

表 13-2

I2C 状态寄存器

I2CSTAT	位	描述	复 位 值
模式选择	[7:6]	IIC 总线主/从 Tx/Rx 模式选择位 00=从机接收模式 01=从机发送模式 10=主机接收模式 11=主机发送模式	00
忙信号状态位	[5]	IIC 总线忙信号状态位 读: 0=准备 1=忙 写: 产生开启信号	0
串行输出	[4]	IIC 总线数据输出使能/禁止位 0=禁止 Rx/Tx	0
Ar 位定量状态标志	[3]	0=定量成功 1=失效	0
从地址状态标志	[2]	0=当开启/停止条件侦测到时清除 1=接收到的从地址匹配 I2CADD 的地 址值	0
地址0状态标志	[1]	0=当开启/停止条件侦测到时清除 1=接收从地址值为 00000000b	0
最后的接收位状态标 志	[0]	0=为 0 1=为 1	0



表 13-3 为 I2C 数据发送/接收移位寄存器描述。

表 13-3

I2C 数据发送/接收移位寄存器

I2CDS	位	描述	复 位 值
保留位	[318]	保留位,没有使用	未定义
数据移位	[7:0]	8 位数据移位寄存器 如果串行输出使能,则 I2CDS 将变为可写。并且 I2CDS 任何时刻都是可读的,不管当前 I2CSTAT 的设置	未定义

13.3 I2C 总线应用示例

13.3.1 电路原理分析

结合上面已经提到的 I2C 理论基础,将以一个例子来进行实际讲解,用 I2C 来操作 LM75 温度传感器。

图 13-5 所示为 LM75 的原理图。




图 13-5 LM75 原理图

可以看到 SDA/SCL 被接到了 S5PC100 的 IIC 控制器上,并且接了一个外部中断,该中断可作为从机应答信号。

下面简单介绍一下 LM75 的操作时序, 其操作时序的第一部分如图 13-6 所示。




图 13-6 LM75 操作时序第一部分

如图 13-6 所示显示了 LM75 操作时序的第一阶段,可以看到,如果要获取数据,需要先配置一下模式,并且 LM75 的从机地址为 0x90,发送地址后要做的就是配置工作模式,LM75 芯片提供了以下 4 种模式。



- (1) 温度(只读模式)。
- (2) 配置(读/写)。
- (3) T (HYST 读/写)。
- (4) T (OS 读/写)。

这里选择第一个即可,也就是发送 0x0,接着有如图 13-7 所示的时序。




图 13-7 时序第二部分

接下来再次发送从机地址,选择 LM75 芯片后,即可等待芯片回送数据,这时芯片会发送给主机端两次数据,第一次是主要值,第二次是小数部分,最小能精确到 0.5。要注意的是每一次都要进行应答,才能保证数据的有效性。

13.3.2 代码实现

1. 寄存器定义

```
/*IIC 寄存器结构体定义*/
   *I2C0 REGISTERS
   * /
   typedef struct {
                 unsigned int I2CCON0;
                 unsigned int I2CSTAT0;
                 unsigned int I2CADD0 ;
                 unsigned int I2CDS0 ;
                 unsigned int I2CLC0 ;
   }i2c0;
   #define I2C0 (* (volatile i2c0 *)0xEC100000 )
   /*设置 GPIO*/
   void cfg gpio(void)
   GPD.GPDCON = (GPD.GPDCON \& (~((0X0f << 12) | (0x0f << 16)))) + ((2 << 12))
(2 << 16));
   /*写入 LM75 要读取的地址, 然后读出 2 字节的温度数据*/
   int set pointer and read 2byte(int mode)
```



```
/*LM75 SLAVE ADDRESS 第0位为0代表接下来是
     I2C0.I2CDS0 = 0x90;
要写入数据*/
     I2C0.I2CCON0 = 0xe0;
                             /*ENABLE ACK BIT, PRESCALER:512 ,RX/TX
INTERRUPT ENABLE , */
     I2C0.I2CSTAT0 = 0xf0;
                              /*Master Trans mode , START , ENABLE RX/TX , */
     while (!(I2C0.I2CCON0&(1<<4))); /*The end of the waiting to be sent */
     I2C0.I2CDS0 = mode;
                              // READ TEMPERATURE ONLY
     I2C0.I2CCON0 &= ~(1<<4);
                                /* Clear pending condition & Resume the
operation */
     while(!(I2C0.I2CCON0&(1<<4)));/*The end of the waiting to be sent */
     // 以上是主机发送一个从机地址和一个从机的命令
     I2CO.I2CDSO = 0x91; /*Again to send LM75 salve address 第 0 位为 1
代表接下来是要读出数据*/
     I2C0.I2CSTAT0 =0xb0;
                               /*Master receive mode ,START ,ENABLE
RX/TX ,*/
     I2C0.I2CCON0 &= \sim (1<<4); /* Clear pending condition & Resume the
operation */
     while(!(I2C0.I2CCON0&(1<<4)));/*The end of the waiting to be sent */
     I2CO.I2CCONO &= \sim (1<<4); /* Clear pending condition & Resume the
operation */
     while(!(I2C0.I2CCON0&(1<<4))); /*The end of the waiting to read */
     high = I2C0.I2CDS0;
                                  /*read temperature of low 8 bit */
     I2C0.I2CCON0 &= \sim ((1 << 7) | (1 << 4));
   /* Clear pending condition & Resume the operation & no ack*/
     while(!(I2C0.I2CCON0&(1<<4))); /*The end of the waiting to read */
                                      /*read temperature of low 2 bit */
     low = I2C0.I2CDS0;
     I2C0.I2CSTAT0 &= \sim (1 << 5);
                                     /*STOP signal generation, free bus
* /
     I2C0.I2CCON0 &= \sim (1 << 4);
                               /*clean interrup pending bit */
     return ((high << 8) | low);
   int main()
      volatile int delay;
      int low, high, temp, config, i;
      uart0_init();
      cfg gpio();
     /*循环打印采集的数据*/
      while (1) {
```



2. 实验调试过程与结果

编译生成的.elf 文件,接线硬件。并连接好 FS_JTAG 仿真器套件。将程序编译后获得.elf 文件,将该文件通过仿真器下载并运行在目标板上,终端打印信息如图 13-8 所示。

```
TEMP is: 22.5

TEMP is: 23.0

TEMP is: 23.0

TEMP is: 23.0

TEMP is: 23.5

TEMP is: 23.5
```

图 13-8 测试结果

小结

本章重点介绍了 I2C 总线通信的概念、总线规范、S5PC100 的 I2C 控制器及编程方法。

思考与练习

- 1. 简述串行总线与并行总线通信的优缺点。
- 2. 简述 I2C 总线的通信速度问题。
- 3. 简述什么是多主机通信。
- 4. S5PC100 的 I2C 控制器中,如何确定 I2C 通信的速度?



第十四章

存储器接口

存储器是计算机系统的一个重要组成部分,通常可以分为非易失存储器和易失存储器。本章将介绍在嵌入式平台上常用的 Flash 存储器(非易失)。

主要内容有:

- Flash ROM 介绍:
- NOR Flash 操作:
- NAND Flash 操作;
- S5PC 100 中 NAND Flash 控制器的操作;
- S5PC 100 中 NAND Flash 接口电路与程序设计。

14-1 Flash ROM 介绍

Flash 器件是近年来发展很快的新型半导体存储器。它的主要特点是在不加电的情况下能长期保持存储的信息。就其本质而言,Flash Memory 属于EEPROM(电擦除可编程只读存储器)类型。它既有 ROM 的特点,又有很高的存取速度,而且易于擦除和重写,功耗很小。

Flash 是在 E2PROM 的基础上发展而来的,它通过向多晶硅浮栅极充电至不同的电平来对应不同的阈电压而代表不同的数据。Flash 存储单元有两种基本类型结构:单级单元 SLC(Single-Level Cell)和多级单元 MLC(Multi-Level Cell)。传统的 SLC 存储单元只有两个阈电压(0/1),只能存储1位信息。MLC 的每个存储单元中有 4 个阈电压(00/01/10/11),可以存储2位信息:MLC 技术能够得到较大的存储容量。

由于 Flash Memory 的独特优点,如在一些较新的主板上采用 Flash ROM BIOS,会使得 BIOS 升级非常方便。Flash Memory 可用作固态大容量存储器。目前普遍使用的大容量存储器仍为硬盘。硬盘虽有容量大和价格低的优点,但它是机电设备,有机械磨损,可靠性及耐用性相对较差,抗冲击、抗振动能力弱,功耗大等缺点。因此,一直希望找

到取代硬盘的手段。由于 Flash Memory 集成度不断提高,价格不断降低,使其在便携机上取代小容量硬盘已成为可能。在一些 Flash 驱动卡中,除 Flash 芯片外还有由微处理器和其他逻辑电路组成的控制电路。它们与 IDE 标准兼容,可在 DOS 下像硬盘一样直接操作,因此也常把它们称为 Flash 固态盘。Flash Memory 的不足之处仍然是



容量还不够大,价格还不够便宜。因此主要用于要求可靠性高,重量轻,但容量不大的便携式系统中。

本书主要讨论 Flash 存储芯片在嵌入式系统中的应用。由于 Flash 器件的成本低、体积小、抗震性能好等特点,使其非常适合作为非易失存储器应用于嵌入式系统中。

根据存储单元的组合形式差异, Flash 主要有两种类型:"或非 NOR"和"与非 NAND"。

NOR 和 NAND 是现在市场上两种主要的非易失闪存技术。Intel 于 1988 年首先开发出 NOR Flash 技术,彻底改变了原先由 EPROM 和 EEPROM 一统天下的局面。紧接着,1989 年,东芝公司发表了 NAND Flash 结构,强调降低每比特的成本,拥有更高的性能,并且像磁盘一样可以通过接口轻松升级。下面分析二者的特性及对比它们的差别。

1. 接口对比

NOR Flash 带有通用的 SRAM 接口,可以轻松地挂接在 CPU 的地址、数据总线上,对 CPU 的接口要求低。NOR Flash 的特点是芯片内执行 (eXecute In Place, XIP),这样应用程序就可以直接在 Flash 闪存内运行,不必再把代码读到系统 RAM 中。

NAND Flash 器件使用复杂的 I/O 口来串行地存取数据,8个引脚用来传送控制、地址和数据信息。由于时序较为复杂,所以越来越多的 ARM 处理器都集成 NAND 控制器。另外,由于 NAND Flash 没有挂接在地址总线上,所以如果想用 NAND Flash 作为系统的启动盘,就需要 CPU 具备特殊的功能,如 S3C2410 被选择为 NAND Flash 启动方式,会在上电时自动读取 NAND Flash 的 4 KB 数据到地址 0 的 SRAM 中。如果 CPU 不具备这种特殊功能,用户不能直接运行 NAND Flash 上的代码,可以采取其他方式,比如很多使用 NAND Flash 的嵌入式平台除了使用 NAND Flash 以外,还用上了一块小的 NOR Flash 来运行启动代码。

2. 容量和成本对比

与 NAND Flash 相比, NOR Flash 的容量要小, 一般为 1~32 MB。随着技术的发展,容量也会不断增加。

在相同容量的情况下,在价格方面,NOR Flash 相比 NAND Flash 来说较高。另外,由于 NAND Flash 生产过程更为简单,NAND 结构可以在给定的模具尺寸内提供更高的容量,这样也相应地降低了价格。

3. 可靠性对比

NAND 器件中的坏块是随机分布的,以前也曾有过消除坏块的努力,但发现成品率太低,代价太高,根本不划算。NAND 器件需要对介质进行初始化扫描以发现坏块,并将坏块标记为不可用。在已制成的器件中,如果通过可靠的方法不能进行这项处理,将导致高故障率。而坏块问题在 NOR Flash 上是不存在的。

在 Flash 的位翻转 (一个位发生翻转) 现象上, NAND 的出现概率要比 NOR 大得多。 这个问题在 Flash 存储关键文件时是致命的, 所以在使用 NAND Flash 时建议同时使用



EDC/ECC 等校验算法。

4. 寿命对比

在 NAND 闪存中每个块的最大擦写次数是 100 万次,而 NOR 的擦写次数是 10 万次。闪存的使用寿命同时和文件系统的机制也有关,要求文件系统具有损耗平衡功能。

5. 升级对比

NOR Flash 的升级较为麻烦,因为不同容量的 NOR Flash 的地址线需求不一样,所以在更换不同容量的 NOR Flash 芯片时不方便。针对不同容量的 NOR Flash,通常会通过在电路板的地址线上做一些跳接电阻来解决这样的问题。

而不同容量的 NAND Flash 的接口是固定的,所以升级简单。

6. 读/写性能对比

任何 Flash 器件的写入操作只能在空或已擦除的单元内进行。NAND 器件执行擦除操作是十分简单的,而 NOR 则要求在进行擦除前先将目标块内所有的位都写为 1。擦除 NOR 器件是以 64~128 KB 的块进行的,执行一个写入/擦除操作的时间约为 5 s。擦除 NAND 器件是以 8~32 KB 的块进行的,执行相同的操作最多只需要 4 ms。

NOR 的读速度比 NAND 稍快一些。

下面将分别以具体的 NOR Flash 芯片和 NAND Flash 芯片为例,介绍 Flash 的操作方法。

14.2 NOR Flash 操作

14.2.1 AM29LV160D 芯片介绍

AM29LV160D是一个1M×16的3 V供电的Flash器件,该芯片提供48-ballFBGA 封装,44-PIN SO 封装,48-PIN TSOP 封装。在0.23 μm 的工艺下,完全兼容0.32 μm 工艺的芯片。AM29LV160D具有高性能及非常灵活的编程能力,可以选择 Byte 模式及 Word 模式。支持整片擦除,支持片擦除,片保护功能。器件通过触发位或数据查询位来指示编程操作的完成。为了防止意外写的发生,器件还提供了硬件和软件数据保护机制。

AM29LV160D 的工作电压为 $2.7\sim3.6\,$ V,单片存储容量为 $2\,$ MB 字节,图 $14-1\,$ 所示为 48-PIN 的 TSOP 封装图。

AM29LV160D的存储器操作由命令来启动,命令通过标准微处理器写时序写入器件,将WE#及CE#保持低电平,并且将OE#拉高来写入命令地址。编程操作时,BYTE#引脚决定设备所接收的数据的长度。

AM29LV160D 的读操作由 CE#和 OE#控制,读的时候,它们必须被拉低,因为只有两者都为低电平时系统才能从器件的输出引脚获得数据。WE#应该维持在高电平,



在设备复位后即可进行读操作。在标准微处理器的读周期内,将合法地址输入到设备 后,将会读取数据,直到设备的状态被改变,如图 14-2 所示。




图 14-1 AM29LV160D 引脚图




图 14-2 AM29LV160D 读时序

14.2.2 AM29LV160D 字编程操作

AM29LV160D 以字形式进行编程,编程前包含字的扇区必须完全擦除。编程操作分为 3 步。第一步,执行 3 字节装载时序,用于解除软件数据保护。第二步,装载字地址和字数据。在字编程操作中,地址在 CE#或 WE#的下升沿(后产生下降沿的那个)锁存,数据在 CE#或 WE#的上升沿(先产生上升沿的那个)锁存。第三步,执行内部编程操作。在第 4 个 WE#或 CE#的上升沿(先产生上升沿的那个)出现之后启动编程操作。一旦启动,将在 20 s 内完成。4 个总线写周期的软件命令时序见表 14-1。

表 14-1

写周期的软件命令时序

命令时序	第1个总线写周期		第2个总线写周期		第3个总线写周期		第4个总线写周期	
	地址	数据	地址	数据	地址	数据	地址	数据
字编程	555H	AAH	2AAH	55H	555H	A0	编程地	数据



址

14.2.3 AM29LV160D 扇区/块擦除操作

扇区操作通过在最新一个总线周期内执行一个 6 字节的命令时序(扇区擦除命令 30H 和扇区地址 SA)来启动。块擦除操作通过在最新一个总线周期内执行一个 6 字节的命令时序(块擦除命令 50H 和块地址 BA)来启动。扇区或块地址在第 6 个 WE#脉冲的下降沿锁存。命令(30H 或 50H)在第 6 个 WE#脉冲的上升沿锁存。内部擦除操作在第 6 个 WE#脉冲后开始执行擦除操作,是否结束由数据查询位或触发位决定。数据查询位和触发位的定义如下。

数据查询位 (DQ7): 当 SST39LF/VF160 正在执行内部编程操作时,任何读 DQ7 的动作将得到真实数据的补码。一旦编程操作结束,DQ7 为真实的数据。注意,即使在内部写操作结束后紧接着出现在 DQ7 上的数据可能有效,其余的数据输出引脚上的数据也无效,只有在 1μs 的时间间隔后,执行了连续读周期所得的整个数据总线上的数据才有效。在内部擦除操作过程中读出的 DQ7 值为 "0",一旦内部擦除操作完成,DQ7 的值为 1。编程操作的第 4 个 WE#或 CE#脉冲的上升沿出现后数据查询位有效,对于扇区/块擦除或芯片擦除,数据查询位在第 6 个 WE#或 CE#脉冲的上升沿出现后有效。

触发位 (DQ6): 在内部编程或擦除操作过程中读取 DQ6 将得到 1 或 0,即所得的 DQ6 在 1 和 0 之间变化。当内部编程或擦除操作结束后 DQ6 位的值不再变化。触发位在编程操作的第 4 个 WE#或 CE#脉冲的上升沿出现后有效。对于扇区/块擦除或芯片擦除,触发位在第 6 个 WE#或 CE#脉冲的上升沿出现后有效。

擦除周期的软件命令时序见表 14-2。

表 14-2

擦除周期的软件命令时序

命令时序			第2	2 个 写周期	第3个 总线写周期		第4个 总线写周期		第 5 个 总线写周期		第6个 总线写周期	
	地址	数据	地址	数据	地址	数据	地址	数据	地址	数据	地址	数据
扇区擦除	555H	ААН	2AAH	55H	555H	80H	555H	ААН	2AAH	55H	555H	10H
块擦除	555H	AAH	2AAH	55H	555H	80H	555H	AAH	2AAH	55H	SA	30H

注: SA = 扇区地址。

14.2.4 AM29LV160D 芯片擦除操作

AM29LV160D 包含芯片擦除功能,允许用户擦除整个存储器阵列,使其变为1状态,这在需要快速擦除整个器件时很有用。

芯片擦除操作通过在最新一个总线周期内执行一个 6 周期的命令序列,擦除命令序列中包括两个解锁命令、一个设备启动的命令、一个片擦除命令。注意,在擦除操作的时候,需要检查 DQ7-DQ0 来获得状态,以此来判断擦除是否完成。图 14-3 所示为擦除命令时序。






图 14-3 擦除命令时序

14.2.5 AM29LV160D 与 S5PC100 的接口电路

图 14-4 所示为一片 AM29LV160D 以 16 位的方式和 S5PC100 的接口电路。




图 14-4 AM92LV160D 与 S5PC100 的接口电路



14.2.6 AM29LV160D 存储器的程序设计

1. 字编程操作

下面举例的 FlashProg 函数,实现的是将从内存"DataPtr"地址的连续"WordCnt"个 16 位的数据写入 AM29LV160D 的"ProgStart"地址。函数中用到的几个宏的定义如下:

```
#define BASEADDR 0x80000000
#define write_word(addr,value) ({ (*(volatile unsigned short*)(BASEADDR +(addr<<2))) = (unsigned short)value;})
#define read_word(addr) (*(volatile unsigned short*)(BASEADDR + (addr<<2)))
#define reset() ({write_word(0x0,0xf0);})</pre>
```

需要注意的是,由于 S5PC100 的 ADDR1 是和 AM29LV160D 的 A0 连接在一起的,所以为了满足 AM29LV160D 的要求,需要将软件命令时序表(参考表 14-2 写周期的软件命令时序)中提到的地址,如"0x555"左移一位,在表达式中表现为"0x555*2"。

另外,函数还利用了数据查询位(DQ7)和触发位(DQ6)来判断编程操作是否完成。实际项目中,读者选择一种方式即可。

```
void WriteBuffWord(unsigned short addr,unsigned short value)
{
  write_word(0x555,0xaa);
  write_word(0x2aa,0x55);
  write_word(0x555,0xa0);
  write_word(addr,value);
  PollToggle(0);
  printf("write done \n");
}
```

2. 芯片擦除操作

下面的代码实现了 AM29LV160D 的片擦除工作。

```
void ChipErase()
{
   printf("start to erase maybe 1-2 min\n");
   write_word(0x555,0xaa);
   write_word(0x2aa,0x55);
   write_word(0x555,0x80);
   write_word(0x555,0x8a);
   write_word(0x2aa,0x55);
   write_word(0x555,0x10);
```



```
PollToggle(0);
printf("erase work has done\n");
}
```

3. 读操作

FlashRead 函数实现了从"ReadStart"位置读取"Size"字节的数据到"DataPtr"中。

```
void FlashRead(unsigned int ReadStart, unsigned short *DataPtr,
unsigned int Size)
{
    int i;
    ReadStart += ROM_BASE;
    for(i=0; i<Size/2; i++)
    *(DataPtr+i)=*((unsigned short *)ReadStart+i);
}</pre>
```

4. 状态位判断算法

由于每种操作都可以由不同的组合位来判断,所以读者可集合手册具体分析。

```
/*
 *ulAddr the data# polling Algorithm at address
void PollToggle (unsigned long ulAddr)
 int ErrorCode = 1;
 unsigned short usVall;
 unsigned short usVal2;
 usVal1 = read word(ulAddr);
 while ( ErrorCode == 1)
      usVal1 = read word( ulAddr);
      usVal2 = read word( ulAddr );
      usVal1 ^= usVal2;
      if( !(usVal1 & 0x40) )
           break;
      if( !(usVal2 & 0x20) )
           continue;
       else
```



```
{
    usVal1 = read_word( ulAddr);
    usVal2 = read_word( ulAddr);
    usVal1 ^= usVal2;
    if( !(usVal1 & 0x40) )
        break;
    else
    {
        ErrorCode = 2;
        reset();
    }
}
```

5. 主程序

编写一个程序调用上文的 Flash 操作函数实现读写及擦除功能。

```
int main()
    uart0 init();
     printf("start from:\n");
     unsigned short test = read word(0x150); //从 0x150 地址读出一个 word
(16bit)数据
     printf("before write %x \n", test);
     printf("write the data 0x1234 \n");
                                           //在 0x150 地址写入一个 word
     WriteBuffWord (0x150,0x1234);
数据 0x1234
     test = read word (0x150);
                                           //从 0x150 地址读出一个 word
     printf("after write ,the value is %x\n",test); // 打印出结果比对前一次
的,看是否一致
                                            //擦除整个芯片
     ChipErase();
     test = read word (0x150);
                                            //再次读出数据
     printf("after erase, the value is %x\n", test);
     return 0;
```

6. 实验步骤与测试结果

编译生成的.elf 文件,硬件接线。并连接好 FS JTAG 仿真器套件。将程序编译后



获得.elf 文件,将该文件通过仿真器下载并运行在目标板上,终端打印信息如图 14-5 所示。

open uart device ok !start from: before write ffff write the data 0×1234 write done after write , the value is 1234 start to erase maybe 1-2 min erase work has done after erase, the value is ffff

图 14-5 测试结果

14.3 NAND Flash 操作

14.3.1 芯片介绍

S5PC100 处理器集成了 8 位 NAND Flash 控制器。目前市场上常见的 8 位 NAND Flash 有三星公司的 K9F2G080U、K9F1G08、K9F2G08 等。K9F2G080U、K9F1G08、K9F2G08 的数据页大小分别为 512 B、2 KB、2 KB。它们在寻址方式上有一定差异,所以程序代码并不通用。

K9F2G080U 是 Samsung 公司生产的采用 NAND 技术的大容量、高可靠 Flash 存储器。该器件存储容量为 256 MB,除此之外还有 8 MB 的 Spare 存储区。该器件采用 TSOP48 封装,工作电压为 2.7~3.6 V。K9F2G080U 对 2 048 字节一页的写操作所需时间典型值是 25 μs,而对 128 KB 一块的擦除操作典型仅需 2 ms。8 位 I/O 端口采用地址、数据和命令复用的方法。这样既可减少引脚数,还可使接口电路简洁,如图 14-6 所示。



图 14-6 K9F2G080U 引脚图

K9F2G080U的引脚功能描述见表 14-3。



表 14-3

K9F2G080U 的引脚功能

引脚名称	描述	引脚名称	描述
I/O0 ~ I/O7	数据输入/输出	WP#	写保护
CLE	命令锁存使能	R/B#	准备好/忙碌
ALE	地址锁存使能	VCC	电源(+2.7~3.6 V)
CE#	片选	VSS	地
RE#	读使能	N.C	空引脚
WE#	写使能		

NAND Flash 的数据是以位的方式保存在 Memory Cell 的。一般来说,一个 Cell 中只能存储一个位。这些 Cell 以 8 个或者 16 个为单位,连成位 Line,形成所谓的 Byte(X8)/Word(X16),这就是 NAND Device 的位宽。这些 Line 组成 Page,Page 再组织形成一个 Block。K9F2G080U 的相关数据如下:

1block = 64 page; 1page = 2 048 byte + 64 byte(Spare Area) 总容量 = 2 048 (block) × 64(page) × 2 048(byte) = 256 MB

NAND Flash 以页为单位读/写数据,而以块为单位擦除数据。按照 K9F2G080U 的组织方式可以分为 4 类地址: Column Address、Halfpage Pointer、Page Address 和 Block Address。A[0:28]表示数据在 256 MB 空间中的地址。

对 NAND Flash 的操作主要包括读操作、擦除操作、写操作、坏块识别、坏块标识等。本书主要介绍读操作、擦除操作、写操作的实现过程。

14.3.2 读操作过程

K9F2G080U 的寻址分为 5 个周期(cycle),分别是 A[0:7]、A[8:11]、A[12:19]、A[20:27]、A[28],见表 14-4。

表 14-4

K9F2G080U 读操作周期

	I/O 0	I/O 1	I/O 2	I/O 3	I/O 4	I/O 5	I/O 6	I/O 7
1st Cycle	A0	A1	A2	A3	A4	A5	A6	A7
2nd Cycle	A8	A9	A10	A11	*L	*L	*L	*L
3rd Cycle	A12	A13	A14	A15	A16	A17	A18	A19
4th Cycle	A20	A21	A22	A23	A24	A25	A26	A27
5th Cycle	A28	*L						

K9F2G080U提供了两个读指令: "0x00"和"0x30"。读操作的对象为一个页面,建议从页边界开始读写至页结束。K9F2G080U读操作流程如图 14-7 所示。






图 14-7 K9F2G080U 读操作流程图

14.3.3 擦除操作过程

图 14-8 所示为擦除 K9F2G080U 一个块的操作过程。擦除的操作过程为:①发送擦除指令"0x60";②发送第1个 cycle 地址;③发送第2个 cycle 地址;④发送第3个 cycle 地址;⑤发送擦除指令"0xD0";⑥发送查询状态命令字"0x70";⑦读取 K9F2G080U 的数据总线,判断 I/O 0 上的值或判断 R/B 线上的值,直到 I/O 6 = 1 或 R/B = 1;⑧判断 I/O 0 是否为 0,从而确定操作是否成功。0表示成功,1表示失败。




图 14-8 K9F2G080U 擦除操作流程图



14.3.4 写操作过程

图 14-9 为写入 K9F2G080U 某一扇区或一页的数据流程图。写入的操作过程为:①发送编程指令"0x80";②发送第 1~5 个周期(cycle)地址;③向 K9F2G080U 的数据总线发送一个页的数据;④发送编程指令"0x10";⑤发送查询状态命令字"0x70";⑥读取 K9F2G080U 的数据总线,判断 I/O 0 上的值或判断 R/B 线上的值,直到 I/O 6=1或 R/B =1;⑦判断 I/O 0 是否为 0,从而确定操作是否成功。0表示成功,1表示失败。




图 14-9 K9F2G080U 写操作流程图

14.4 S5PC100 中 NAND Flash 控制器的操作

14.4.1 S5PC100 中 NAND Flash 控制器概述

当前,NOR Flash 存储器的价格比较昂贵,而 SDRAM 和 NAND Flash 存储器的价格相对来说比较合适,这样就激发了一些用户希望用 NAND Flash 启动和引导系统,而在 SDRAM 上执行主程序代码的想法。

S5PC100 恰好满足这一要求,它可以实现从 NAND Flash 上执行引导程序。为了支持 NAND Flash 的系统引导,S5PC100 具备了一个内部 IROM。当系统启动时,处理器首先执行 IROM 中的代码,这段代码的功能为:将 NAND Flash 存储器的前面 16KB 自动载入到 IRAM 中,然后处理器跳到 IRAM 的 0x34000 地址中并执行引导代码。

14.4.2 S5PC100 中 NAND Flash 控制器寄存器详解

下面列出 S5PC100 中 NAND Flash 控制器中的 NFCONF、NFCMD、NFADDR、



NFDATA、NFSTAT 几个比较重要寄存器各个位的含义。由于篇幅有限,这里只列出比较关心的寄存器信息。

(1) 配置寄存器 NFCONF(地址 0xE7200000)的描述见表 14-5。

表 14-5 NAND Flash 控制寄存器(功能部分),R/W, Address=0xE7200000

域	位	描述	复位值
保留	[22:15]	保留	000000000
TACLS	[14:12]	CLE & ALE 持续时间设置(0-7) 持续时间 = HCLK×TACLS	001
保留	[11]	保留	0
TWRPH0	[10:8]	TWRPH0 持续时间设置(0-7) 持续时间= HCLK×(TWRPH0+1)	000
保留	[7]	保留	0
TWRPH1	[6:4]	TWRPH1 持续时间设置(0-7) 持续时间= HCLK×(TWRPH1+1)	000
MLCFlash	[3]	该位指定了 NAND Flash 的使用方式 0 = SLC NAND Flash 1 = MLC NAND Flash	0
页大小	[2]	NAND Flash 一个页的大小 如果 MLCFlash is 0: 0 = 2048 Bytes/page 1 = 512 Bytes/page 如果 MLCFlash is 1: 0 = 4096 Bytes/page 1 = 2048 Bytes/page	0
地址周期	[1]	该位指定了 NAND 存取周期的个数 当页大小是 512 Byte, 0 = 3 address cycle 1 = 4 address cycle 当页大小是 2K or 4K, 0 = 4 address cycle 1 = 5 address cycle	0
保留	[0]	保留	0

(2) NAND Flash 控制寄存器(时序控制部分)的描述见表 14-6。

表 14-6 NAND Flash 控制寄存器(时序控制部分),R/W,Address=0xE720000

	4		
域	位	描述	复位值
RnB_TransMode	[8]	R/B 位探测方式配置 0 =上升沿探测 1 =下降沿探测	0
Reg_nCE1	[2]	NAND Flash nRCS[1] 控制信号	1

续表

域	位	描述	复位值
Reg_nCE0	[1]	NAND Flash nRCS[0] 控制信号 0= 强制 nRCS[0] 拉低 (片选)	1



《ARM 嵌入式体系结构与接口技术(Cortex-A8 版)》

		1 = 强制 nRCS[0] 拉高 (停用)	
		NAND Flash 控制器操作模式	
MODE	[0]	0 = 禁止 NAND Flash 控制器	0
		1= 使能 NAND Flash 控制器	

(3) 命令寄存器 NFCMD (地址 0XE7200008) 的描述见表 14-7。

表 14-7

NFCMD 描述

域	位	描述	复位值
保留	[31:8]	保留	0x000000
REG_CMMD	[7:0]	NAND Flash 存储器命令值	0x00

(4) 地址寄存器 NFADDR (地址 0xE720000C) 的描述见表 14-8。

表 14-8

NFADDR 描述

域	位	描述	复位值
保留	[31:8]	保留	0x000000
REG_ADDR	[7:0]	NAND Flash 存储器地址值	0x00

(5) 数据寄存器 NFDATA (地址 0xE7200010) 的描述见表 14-9。

表 14-9

NFDATA 描述

域	位	描述	复位值
NFDATA	[31:0]	NAND Flash 读/写数据值	0x00000000

(6) 状态寄存器 NFSTAT (地址 0x4E000010) 的描述见表 14-10。

表 14-10

NFSTAT 描述

域	位	描述	复位值
Flash_RnB_GR P	[31:28]	RnB[3:0]引脚状态. 0 = NAND Flash 工作中 1 = NAND Flash 准备工作	0x0
保留	[23:12]	保留	0x800
RnB_TransDete ct	[4]	如果 RnB 发生了从低到高, 并引发中断, 清除则填 1 0 = RnB 转换未侦测 1 = RnB 转换侦测到	1
Flash_nCE[1] (Read-only)	[3]	nCE[1] 输出引脚的状态	1
Flash_nCE[0] (Read-only)	[2]	nCE[0] 输出引脚的状态	1
保留	[1]	保留	0
保留	[0]	保留	1



14.5 S5PC100 NAND Flash 接口电路与程序设计

14.5.1 K9F2G080U 和 S5PC100 的接口电路

图 14-10 所示为一片 K9F2G080U 和 S5PC100 的接口电路。




图 14-10 K9F2G080U 和 S5PC100 的接口电路

14.5.2 S5PC100 控制 K9F2G080U 的程序设计下面举出核心的操作函数。

1. 关键的宏定义

```
/*
 *NAND FLASH CONTROLLER

*/
typedef struct {
    unsigned int NFCONF ;
    unsigned int NFCONT ;
    unsigned int NFCMMD ;
    unsigned int NFADDR ;
    unsigned int NFDATA ;
    unsigned int NFMECCDO;
    unsigned int NFMECCD1;
    unsigned int NFSECCD ;
    unsigned int NFSELK ;
    unsigned int NFSBLK ;
```



```
unsigned int NFSTAT ;
              unsigned int NFECCERRO;
              unsigned int NFECCERR1;
              unsigned int NFMECCO;
              unsigned int NFMECC1;
              unsigned int FSECC ;
              unsigned int NFMLCBITPT;
              unsigned int NF8ECCERRO;
              unsigned int NF8ECCERR1;
              unsigned int NF8ECCERR2;
              unsigned int NFM8ECCO;
              unsigned int NFM8ECC1;
              unsigned int NFM8ECC2;
              unsigned int NFM8ECC3;
              unsigned int NFMLC8BITPT0 ;
              unsigned int NFMLC8BITPT1;
              unsigned int NFACTADJ;
}nfc;
#define NFC (* (volatile nfc *)0xE7200000 )
#define IRAM BUF 0x34000
#define CMD READ1
                          0x00
#define CMD READ2
                          0x30
#define CMD RESET
                          0xFF
#define CMD ERA1
                          0x60
#define CMD ERA2
                          0xd0
#define CMD WR1
                          0x80
#define CMD WR2
                          0x10
#define CMD STAT
                          0x70
#define NF CMD(cmd) {NFC.NFCMMD=(cmd);}
#define NF_ADDR(addr)
                         {NFC.NFADDR = (addr);}
#define NF RDDATA8()
                          (NFC.NFDATA)
#define NF nFCE L() {NFC.NFCONT&=~(1<<1);}</pre>
#define NF_nFCE_H()
                      \{NFC.NFCONT | = (1 << 1); \}
#define NF WAITRB()
                      {while(!(NFC.NFSTAT&(1<<28)));}
#define NF CLEAR RB()
                          \{NFC.NFSTAT \mid = (1 << 24);\}
#define NF DETECT RB()
                          {while(!(NFC.NFSTAT&(1<<24)));}
#define NF WAITIOO() {while(NFC.NFDATA&(1));}
```



2. 初始化函数

```
void Nand Init (void)
 rNFCONF = 0x7771;
                                //5个 addr 周期、2K页面、SLC
                                 //使能 nand 控制器,置高 NAND 片选线
 rNFCONT = 0x03;
static void Nand Reset (void)
                              /*片选*/
 NF nFCE L();
                                 /*清除 R/B 位*/
NF CLEAR RB();
                                 /*发送复位命令*/
NF CMD (CMD RESET);
                                 /*探测 R/B 位*/
 NF DETECT RB();
                              /*取消片选*/
 NF nFCE H();
```

3. 写一个页面的函数

```
/*对照 K9F2G08 手册中的 "page program operation" 时序图阅读下面的函数*/
   static int nand write page (unsigned char *buf, unsigned long addr)
    unsigned char *ptr = (unsigned char *)buf;
    unsigned int i;
                           //片选使能芯片
    NF nFCE L();
                           //清除 R/B 标志位
    NF CLEAR RB()
    NF CMD(0x80);
                           //发送数据写入命令
     addr = addr >> 11; //注意,这里右移 11 而非 12. NAND 手册中的 A11 代表
的是 OOB 数据区寻址
    NF ADDR(0);
                           //发送地址信息
    NF ADDR(0);
    NF ADDR (addr& 0xff);
    NF ADDR((addr>>8) & 0xff);
    NF ADDR((addr>>16) & 0xff);
    for (i = 0; i < (2048); i++)
        rNFDATA8 = *ptr;
        ptr++;
     NF_CMD(0x10); //发出写命令
```



4. 读一个页面的函数

```
/*对照 K9F2G08 手册中的 "read operation" 时序图阅读下面的函数*/
   static int nand read page(const int start addr, unsigned char * const
buffer)
     int i;
     NF nFCE L();
    NF CLEAR RB();
     NF CMD (CMD READ1);
    NF ADDR (0x0);
    NF ADDR (0x0);
    NF ADDR (addr&0xff);
    NF ADDR((addr>>8)&0xff);
    NF ADDR((addr>>16)&0xff);
     NF CMD (CMD READ2);
     NF DETECT RB();
     for (i = 0; i < 2048; i++)
         buffer[i] = NF RDDATA8();
    NF_nFCE_H();
     return 0;
```

5. 擦除一个块操作函数

```
/*对照 K9F2G08 手册中的 "block erase operation" 时序图阅读下面的函数*/
static int nand_erase_block(unsigned long addr)
{
   NF_nFCE_L();
```



```
NF_CLEAR_RB();
NF_CMD(CMD_ERA1);
addr= addr>>11;
NF_ADDR(addr & 0xff);
NF_ADDR((addr>>8) & 0xff);
NF_ADDR((addr>>16) & 0xff);
NF_CMD(CMD_ERA2);
NF_CMD(CMD_ERA2);
NF_CMD(0x70);
NF_CMD(0x70);
NF_WAITIOO();
NF_nFCE_H();
return 0;
}
```

以上给出了包括读、写、擦除的函数,读者只需要根据实际情况组合使用,即可实现对 NAND Flash 的操作。

6. 主程序

编写一个程序,调用上文的 Flash 操作函数,实现读、写及擦除功能。

```
int main()
    unsigned long NANDADDR = 0x200000;
    unsigned char*p = (unsigned char*)RAM BUF;
     int i;
     char *string = "hello world";
    uart0 init();
    Nand Init();
                                        //初始化 NAND Flash 控制器
                                        //复位 NAND Flash
     Nand Reset();
     printf("\nbefore the first write\n");
                                       //擦除 Nand Falsh 中 NANDADDR 开
     nand erase block(NANDADDR);
始的一个 block
                                       //读出 NANDADDR 的一个页面数据
     nand read page(NANDADDR,p);
     for(i=0;i<12;i++)
                                       //打印出前12个字节
         printf(" %d",p[i]);
     printf("\nwrite the 'hello world'\n");
     nand_write_page(string, NANDADDR); // NANDADDR 地址处写入'hello
world'数据
     nand read page (NANDADDR,p); //再次从 NANDADDR 处读出一个页面
```



7. 实验步骤与测试结果

编译生成的.elf 文件,硬件接线。并连接好 FS_JTAG 仿真器套件。将程序编译后获得.elf 文件,将该文件通过仿真器下载并运行在目标板上,终端打印信息如图 14-11 所示。

图 14-11 测试结果

小结

本章重点讲解了在嵌入式系统中常用的存储器,以及在 S5PC100 芯片中 NAND Flash、NOR Flash 的操作方法。

思考与练习

1. NOR Flash 和 NAND Flash 的特征及它们之间特性的对比。



- 2. NOR Flash 的读、写、擦除操作方法。
- 3. NAND Flash 的读、写、擦除操作方法。

第十五章

SPI 接口

SPI 作为应用最为广泛的通信总线协议之一,开发人员应当掌握。本章将介绍 SPI 总线协议的基本理论,以及 S5PC100 的 SPI 总线控制器的操作方法。

主要内容有:

- SPI 总线协议理论:
- SPI 控制器详解:
- SPI 应用示例。

15.1 SPI 总线协议理论

15.1.1 协议简介

SPI 是英文 Serial Peripheral Interface 的缩写,该协议是由美国摩托罗拉公司推出的一种同步串行传输规范,首先由摩托罗拉公司在其 MC68HCXX 系列处理器上定义,后主要应用在 EEPROM、FLASH、实时时钟、A/D 转换器,还有数字信号处理器和数字信号解码器中。

SPI 是一种高速的全双工、同步的通信总线,并且在芯片的引脚上只占用 4 根线,节约了芯片的引脚,同时为 PCB 的布局上节省空间,提供方便,正是出于这种简单易用的特性,现在越来越多的芯片集成了这种通信协议。

15.1.2 协议内容


SPI 有 4 个引脚: CS (从器件选择线)、SDO (串行数据输出线)、SDI (串行数据输入线) 和 SPICLK (同步串行时钟线)。

SPI 的通信原理很简单,它以主从方式工作,这种模式通常有一个主设备和一个或多个从设备,需要至少 4 根线,事实上 3 根也可以(单向传输时)。也是所有基于SPI 的设备共有的,这些脚的定义如下。

- (1) SDO (MOSI) ——主设备数据输出,从设备数据输入。
- (2) SDI (MISO) ——主设备数据输入,从设备数据输出。
- (3) SPICLK——时钟信号,由主设备产生。
- (4) CS——从设备使能信号,由主设备控制。



其中 CS 是控制芯片是否被选中的,也就是说只有片选信号为预先规定的使能信号时(高电位或低电位),对此芯片的操作才有效。这就使在同一总线上连接多个 SPI 设备成为可能。其中总线协议时序如图 15-1 所示。



接下来就是负责通信的 3 根线了。通信是通过数据交换完成的,这里先要知道 SPI 是串行通信协议,也就是说数据是一位一位地传输的。这就是 SPICLK 时钟线存在的原因,由 SPICLK 提供时钟脉冲,SDO、SDI 则基于此脉冲完成数据传输。数据输出通过 SDO 线,数据在时钟上升沿或下降沿时改变,在紧接着的下降沿或上升沿被读取,完成一位数据传输,输入也使用同样原理。这样,在至少 8 次时钟信号的改变(上沿和下沿为一次)后,就可以完成 8 位数据的传输。

要注意的是,SPICLK 信号线只由主设备控制,从设备不能控制信号线。同样在一个基于 SPI 的设备中,至少有一个主控设备。这样的传输方式有一个优点,即其与普通的串行通信不同,普通的串行通信一次连续传送至少 8 位数据,而 SPI 允许数据一位一位地传送,甚至允许暂停,因为 SPICLK 时钟线由主设备控制,当没有时钟跳变时,从设备不采集或传送数据。也就是说,主设备通过对 SPICLK 时钟线的控制可以完成对通信的控制。SPI 还是一个数据交换协议:因为 SPI 的数据输入和输出线独立,所以允许同时完成数据的输入和输出。不同的 SPI 设备的实现方式不尽相同,主要是数据改变和采集的时间不同,在时钟信号的上开沿或下降沿采集有不同定义。

在点对点的通信中,SPI接口不需要进行寻址操作,且为全双工通信,显得简单高效。在多个从设备的系统中,每个从设备需要独立的使能信号,在硬件上要比 I2C 总线控制稍微复杂一些。



SPI的一个缺点是没有指定的流控制,没有应答机制确认是否接收到数据。

SPI 控制器为了和外设进行数据交换,根据外设工作要求,其输出串行同步时钟极性和相位可以进行配置,时钟极性(CPOL)对传输协议没有重大影响。如果CPOL=0,串行同步时钟的空闲状态为低电平;如果CPOL=1,串行同步时钟的空闲状态为高电平。时钟相位(CPHA)能够配置用于选择两种不同的传输协议之一进行数据传输。如果CPHA=0,在串行同步时钟的第一个跳变沿(上升或下降)数据被采样,如图 15-2 所示;如果CPHA=1,在串行同步时钟的第二个跳变沿(上升或下降)数据被采样,如图 15-3 所示。SPI 主控制器和与之通信的外设时钟相位和极性应该一



致,另外,上面提到这些特性将在寄存器中具体实现。





图 15-2 CPHA=0 时的情况



CPHA=1时SPI总线数据传输是序 图 15-3 CPHA=1 时的情况

15.2 SPI 控制器详解

15.2.1 S5PC100的 SPI 控制器简介

S5PC100 包含了两套 8 位、16 位、32 位移位寄存器用于收发。在 SPI 传输数据时,数据的发送及接收是同步的,该总线控制器支持摩托罗拉串行外设接口。

下面是该控制器的特性。

- (1) 全双工通信方式。
- (2) 8位、16位、32位移位寄存器。
- (3) 3个时钟源供应。
- (4) 支持8位、16位、32位总线接口。
- (5) 支持摩托罗拉 SPI 协议。
- (6) 支持两个独立的传输及接收 FIFO。
- (7) 支持主机模式及从机模式。
- (8) 无法在传送条件下接收。
- (9) Tx/Rx 频率最大支持 50 MHz。

15.2.2 时钟源控制

每个 SPI 都能获得不同的 3 个时钟源,用户可以根据自己的需要来进行配置,需要设置 CLK CFG 这个寄存器,后面将会介绍。

时钟控制器的工作原理如图 15-4 所示。






图 15-4 时钟控制器的原理示意图

15.2.3 寄存器详解

(1) 表 15-1 为 SPI 配置寄存器的描述。

表 15-1

SPI 配置寄存器的描述

MODE CFGn	位	描述	复位值
	<u> </u>		人 E 田
CH_WIDTH	[30:29]	00 = 字节 01 = 半字	0
		00 = 字节 01 = 半字 10 = 字 11 = 保留	
TRAILING_CNT	[28:19]	接收 FIFO 中最后写入字节的个数	0
BUS_WIDTH	[18:17]	00 = 字节 01 = 半字	0
		10 = 字 11 = 保留	

(2) 表 15-2 为时钟配置寄存器的描述。

表 15-2

时钟配置寄存器的描述

MODE_CFGn	位	描述	复位值
CH_WIDTH	[30:29]	00 = 字节 01 = 半字 10 = 字 11 = 保留	0
TRAILING_CNT	[28:19]	接收 FIFO 中最后写入字节的个数	0
BUS_WIDTH	[18:17]	00 = 字节 01 = 半字 10 = 字 11 = 保留	0

(3) 表 15-3 为 SPI 模式配置寄存器的描述。



表 15-3

SPI 模式配置寄存器的描述

CLK_CFGn	位	描述	复位值	
SPI_CLKSEL	[10:9]	时钟源选择 00 = PCLK	0	
		10 = SCLK_SPI		
ENCLK	[8]	时钟使能	0	
ENCER		0 = 禁止 1 = 使能	U	
SPI SCALER	[7.0]	SPI 时钟分频值	0	
SFI_SCALER	[7:0]	SPI 时钟输出 =时钟源 / (2× (预分值 +1))	0	

(4) 表 15-4 为 SPI 数据发送寄存器的描述。

表 15-4

SPI 数据发送寄存器的描述

SPI_TX_DATAn	位	描述	复位值
TX_DATA	[31:0]	该寄存器包含了所要发送的数据	0

(5) 表 15-5 为 SPI 数据接收寄存器的描述。

表 15-5

SPI 数据接收寄存器的描述

SPI_RX_DATAn	位	描述	复位值
RX_DATA	[31:0]	该寄存器包含了所要接收的数据	0

(6) 表 15-6 为 SPI 状态寄存器的描述。

表 15-6

SPI 状态寄存器的描述

SPI_STATUSn	位	描述	复位值
TX_DONE	[21]	0 = 其他情况 1 = 发送移位寄存器准备	0
RX_FIFO_LVL	[19:13]	RX FIFO 0~64 字节	0
TX_FIFO_LVL	[12:6]	TX FIFO 0~64 字节	0
RX_OVERRUN	[5]	RX FIFO 溢出错误 0 = 无误 1 =溢出错误	0
RX_UNDERRUN	[4]	0=无误 1=数据缺失	0

续表

SPI_STATUSn	位	描述	复位值
TX_OVERRUN	[3]	TX FIFO 溢出错误 0=无误	0
TX_UNDERRUN	[2]	0=无误 1=数据缺失	0

15.3 SPI接口应用示例

这里将介绍一种通过 SPI 通信的 Flash,该芯片是 M24PXX,图 15-5 所示为该芯片的原理图,每根接线的意义已经清楚地标识出来了。






图 15-5 M25PXX 原理图

这一款芯片内部集成了 12 条指令,包括了通用的读、写、配置等命令,还有一个内置的状态寄存器,可以通过该寄存器获取芯片的当前状态。

表 15-7 为 M25PXX 芯片指令集。

表 15-7

M25PXX 芯片指令集

Instrucion	Description One-byle Instruction Code			Address Bytes	Dummy Bytes	Date Bytes
WREN	写使能	0000 0110	06h	0	0	0
WRDI	写禁止	0000 0100	04h	0	0	0
RDID	读取 ID	1001 1111	9Fh	0	0	1 to 3
RDSR	读状态寄存器	0000 0101	05h	0	0	1 to ∞
WRSR	写状态寄存器	0000 0001	01h	0	0	1
READ	字节数据读取	0000 0011	03h	3	0	1 to ∞
FAST_REA D	高速的字节读取	0000 1011	0Bh	3	1	1 to ∞
PP	页编程	0000 0010	02h	3	0	1 to 256
SE	扇区擦除	1101 1000	D8h	3	0	0
BE	块擦除	1100 0111	C7h	0	0	0
DP	深度擦除	1011 1001	B9h	0	0	0
RES	从睡眠模式唤醒以 及读出电特性	1010 1011	ABh	0	3	1 to ∞
	唤醒			0	0	0

有了上文的知识做铺垫,现在先来看一下 SPI 控制器的基本编程模型。

- (1)设置时钟源并配置分频值等参数。
- (2) 软件复位后,并设置 SPI 配置寄存器 (SPI Configuration Register)。
- (3) 设置模式寄存器。
- (4) 设置从机选择寄存器。
- (5) 收发数据。

根据以上信息,这里分成若干模块来逐一实现。

(1) 相关寄存器结构体定义及宏定义如下。

/*SPI 总线控制器寄存器定义*/

typedef struct {



```
unsigned int CHCFG;
            unsigned int CLKCFG;
            unsigned int MODECFG;
            unsigned int SLAVESEL;
            unsigned int INTEN;
            unsigned int STATUS;
            unsigned int TXDATA;
            unsigned int RXDATA;
            unsigned int PACKETCNT;
            unsigned int PENDINGCLR;
            unsigned int SWAPCFG;
            unsigned int FBCLK;
}spi;
#define SPIO ( * (volatile spi *)0XEC300000 )
/* Flash opcodes. */
#define OPCODE WREN 0x06
                         /*写使能*/
#define OPCODE_WRDA 0x04
                            /*写禁止*/
#define OPCODE_RDSR 0x05
                             /*读状态寄存器*/
                  0x01
#define OPCODE WRSR
                             /*写状态寄存器*/
#define OPCODE NORM READ 0x03
                                /*低频率的数据读取*/
#define OPCODE FAST READ 0x0b
                                /*高频率的数据读取*/
#define OPCODE PP 0x02
                            /*页编程*/
                  0x20 /* Erase 4KiB block */
#define OPCODE BE 4K
#define OPCODE_BE_32K 0x52
                                /* Erase 32KiB block */
#define OPCODE CHIP ERASE 0xc7
                                /*擦除整块芯片*/
#define OPCODE SE 0xd8 /*扇区擦除*/
#define OPCODE_RDID 0x9f /*读ID */
/*状态寄存器*/
#define SR WIP 1 /*写状态中*/
#define SR WEL 2 /*写保护锁*/
```

(2) 延时函数, 使能芯片及禁用芯片的实现如下。

```
void delay(int times)
{
  volatile int i,j;
  for (j = 0; j < times; j++) {
    for (i = 0; i < 100000; i++);
        i = i + 1;
}</pre>
```



```
}

void disable_chip(void)

{
    /* disable chip*/
    SPIO.SLAVESEL |= 0x1;
    delay(1);
}

void enable_chip(void)

{
    /* enable chip*/
    SPIO.SLAVESEL &= ~0x1;
    delay(1);
}
```

(3) 软件复位的代码如下。

```
void soft_reset(void)
{
    SPIO.CHCFG |= 0x1 << 5;
    delay(1);
    SPIO.CHCFG &= ~(0x1 << 5);
}</pre>
```

(4) 接收(字节读)的实现。

在实现读字节功能的时候,第一次发送读指令后,紧接着芯片就会回送数据,这时芯片会自动累加地址,因此需要人为控制所读数据的范围,读时序如图 15-6 所示。




图 15-6 读时序

```
void receiver(unsigned char *buf, int len)
{
```



(5) 发送(写页面)的实现。

在发出写指令后,要紧跟着发出第一个数据要存放的地址,这个时候再顺序写入数据,和读的时候一样,芯片会自动累加地址,芯片的页面为 256 Byte,写时序如图 15-7 所示。





图 15-7 写时序

```
void transfer(unsigned char *data, int len)
{
  int i;
  SPIO.CHCFG &= ~(0x1 << 1);</pre>
```




(6) 擦除芯片相关操作如下。

这块芯片提供了两种擦除方式,第一种是分扇区来进行擦除,重点在于选好指定的地址,然后进行擦除,结合如图 15-8 所示的时序图进行说明。



第二种是整片芯片擦除,如图 15-9 所示为整片芯片的擦除时的时序情况。



```
/*擦除扇区*/
void erase_sector(int addr)
{
  unsigned char buf[4];
  buf[0] = OPCODE_SE;
  buf[1] = addr >> 16;
  buf[2] = addr >> 8;
  buf[3] = addr;
```



```
enable_chip();
transfer(buf, 4);
disable_chip();
}
/*擦除芯片*/
void erase_chip()
{
  unsigned char buf[4];
  buf[0] = OPCODE_CHIP_ERASE;
  enable_chip();
  transfer(buf, 1);
  disable_chip();
}
```

(7) 解析状态。

判断芯片工作是否结束,如图 15-10 所示为状态寄存器读时序。




图 15-10 状态寄存器读时序

```
void wait_till_write_finished()
{
  unsigned char buf[1];
  enable_chip();
  buf[0] = OPCODE_RDSR;
  transfer(buf, 1);
  while(1) {
    receive(buf, 1);
    if(buf[0] & SR_WIP) {
        // printf( "Write is still in progress\n" );
    }
    else {
        printf( "Write is finished.\n" );
}
```




```
break;
}

disable_chip();
}
```

(8) 读芯片 ID。

读 ID 时序如图 15-11 所示。



关键代码如下。

```
void read_ID(void)
{
  unsigned char buf[3];
  int i;
  buf[0] = OPCODE_RDID;
  soft_reset();
  enable_chip();
  transfer(buf, 1);
  receive(buf, 3);
  disable_chip();
  printf("MI = %x\tMT = %x\tMC = %x\t\n", buf[0], buf[1], buf[2]);
}
```

(9) 主程序代码如下。



```
cfg_spi0(); //配置 SPIO 控制器
while(1)
{
    read_ID(); //读出 SPI Flash 的 ID 号
    write_spi(buf, 4, 0); //向目标芯片 0 地址写入 4 个字节数据
    read_spi(data, 4, 0); //从目标芯片 0 地址读出 4 个字节数据
    printf("read from spi :%s", data);
}
return 0;
}
```

- (10) 实验调试过程与结果如下。
- a. 编译生成的.elf 文件,硬件接线。并连接好 FS_JTAG 仿真器套件。将程序编译后获得.elf 文件,将该文件通过仿真器下载并运行在目标板上。
 - b. 可以看到如图 15-12 所示的测试结果。

```
open uart device ok !
aaaaa
MI = 20 MT = 20 MC = 11
Write is finished.
Write is finished.
read from spi :homeing
```

图 15-12 终端打印结果

小结

本章重点介绍了 SPI 总线协议及 SPI 总线控制器的基本编程方法,希望读者能取得完整代码并实际试验,完全掌握 SPI 总线是很有必要的。

思考与练习

- 1. SPI 总线和 I2C 总线的区别是什么?
- 2. 请编写一个实现读/写 SPI Flash 功能的程序。

第十六章

DMA 控制器

S5PC100 所使用的 DMA 控制器作为 Cortex-A8 的一个特点,本章重点



介绍一下 Cortex-A8 所使用的 DMA 控制器原理及一些编程方法。旨在介绍全新的 DMA 控制技术。

主要内容有:

- PL330 原理概述:
- PL330 详解;
- S5PC100PL300 示例。

16.1 PL330 原理概述

16.1.1 DMAC 简述

DMA 作为一种 CPU 与外设传输数据的技术,现在广泛用于各种计算机架构中,它最大的优点就是在无需 CPU 干涉下,完成数据从内存到外设的传递。这一章就给读者讲解一下 S5PC100 中的 DMA 控制器的操作方法。

首先简单介绍一下什么是 DMAC。DMAC 是一个自适应先进的微控制器总线体系的控制器,是由 ARM 公司设计并基于 PrimeCell 技术标准,DMAC 提供了一个 AXI 接口用来执行 DMA 传输,以及两个 APB 接口用来控制这个操作,DMAC 在安全模式技术下用一个 APB 接口执行 TrustZone 技术,其他操作则在非安全模式下执行。DMAC 包括了一个小型的指令集,用来提供一些灵活便捷的操作,为了缩小内存需求,DMAC 则使用了变长指令。

不同于 ARM11 及以前系列的芯片, S5PC100 使用了基于 PrimeCell 技术标准的 PL330 (DMA 控制器核心),有了很大的变化,从编程方式上看,它提供了灵活的子指令集,使得用户有更多的组合方式来操作 DMA,从硬件上看,它实现了硬件上的多线程管理,一次编写代码即可让它正常地完成所需的工作,因此这一章的学习是有一定困难的。

图 16-1 所示为 DMAC 接口框图。




图 16-1 DMAC 接口框图

在 S5PC100 中,三星公司为安全考虑而加入了一套新的技术标准,即多加了一套安全模式,在安全模式下,处理核的寄存器是受到保护并且是与非安全模式隔离开来的,这样在一般的外设接口都会涉及两种模式,DMAC 也不例外,但是这里只关注非安全模式。

16.1.2 S5PC100 下的 DMAC 模型

图 16-2 所示为 DMAC 模型。






图 16-2 DMAC 模型

AXI 总线主机: DMAC 及一个 ARM 处理器、一个 AXI 互联及两个 AMBA 协议 桥。

PrimeCell 的从机:一个动态的内存控制器、一个静态的内存控制器、一个定时器、一个 GPIO、一个 UART。

1. 特性

DMAC 提供了如下的特性。

- (1) 一个 UART。
- (2) 一单个 AXI 主机接口控制 DMA 传输。
- (3) 双 APB 从机接口下,同时提供基于安全及非安全模式的两套寄存器。
- (4) 支持 TrustZone 技术。
- (5) 支持多种传输类型。
- (6) 内存至外设。
- (7) 外设至内存。
- (8) 分散/聚集模式
- (9) 可配置的 RTL, 使得 DMAC 对于应用有着更佳的性能。
- (10) 对于每个 DMA 通道都可以配置其安全模式。
- (11) 输出中断信号用来标志 DMA 事件的产生。

2. DMAC 配置特点

下面这些特性为 DMAC 的配置特性。

(1) AXI 数据总线宽度。



- (2) AXI 读处理活动的个数。
- (3) AXI 写处理活动的个数。
- (4) 并发性的 DMA 通道个数。
- (5) 内部数据缓冲的深度。
- (6) 指令 Cache 的行数,一行的字数
- (7) 读指令队列的深度。
- (8) 写指令队列的深度。
- (9) 外设请求接口的个数。
- (10) 中断输出信号的个数。

16.1.3 PL330 简述

DMAC 包含了一个执行指令的模块,并且控制了数据的传输,DMAC 通过 AXI 接口来存取这些存储在内存中的指令,DMAC 还可以将一些临时的指令存放在 Cache 中,读者能够配置行宽度及深度。

当然,DMAC 的通道都是可配置的,且每个都可支持单个并发线程的操作,除此之外,还有一个管理线程专门用来初始化 DMA 通道。它是用来确保每个线程都在正常工作,使用了 round-robin 来处理当选择执行下一个活动期时的 DMA 通道。

DMAC 使用了变长指令集,范围在 1~6 字节之间,还为每个通道提供了单独的 PC 寄存器,当一个线程需要执行一条指令时,将先从 Cache 中搜索,如果匹配上则立刻供给数据,另外,线程停止的话,DMAC 将使用 AXI 接口来执行一次 Cache 线填充。

当一个 DMA 通道线程执行一次 Load/Store 指令, DMAC 将添加指令到有关的读队列和写队列中, DMAC 将这些队列作为一个指令存储区,它用来优先执行存储在其中的指令, DMAC 还包含了一个 MFIFO 数据缓存区,它用来存储 DMA 传输中读/写的数据。

DMAC 还提供多个中断输出,外设的 Request 接口还有内存到外设和外设到内存的传输能力,双 APB 接口支持安全及非安全两种模式,编程时,可通过 APB 接口来访问状态寄存器和直接执行 DMAC 指令。

图 16-3 所示为 S5PC100 中的 DMA 模块图。




图 16-3 S5PC100 中的 DMA 模块图



图 16-4 所示为 DMAC 模块图。




图 16-4 DMAC 模块图

从图 16-4 中可以看出,APB 从机接口下有安全模式及非安全模式两种接口,它们分别能在不同的模式下执行不同需求的功能,寄存器是彼此独立的,也就是各自有自己的一套寄存器,另外,读者还能看到 Read/Write 指令队列,当 DMAC 从指令中取到后则先存放在相应的队列中等待执行,MFIFO 则是前文提到的数据缓冲区域,这是一个可配置大小的缓存区,当执行读指令后,DMAC 从源地址中获得数据后,将其先存放在 MFIFO 中,当满足事先设定的触发写条件时,DMAC 则会从 MFIFO 中写数据到目的地址。

DMAC 控制器的操作需要考虑以下几个问题。

- (1) 数据原地址的设置。
- (2) 数据目标地址的设置。
- (3) 数据传输的规则,即数据控制。
- (4) 源地址在传输过程中的变换规则。
- (5) 目标地址在传输过程中的规则。
- (6) 软件触发(如内存间的传输)还是硬件触发(由控制器发出的申请)。
- (7) DMA 传输完成后,如何触发中断。

读者带着上述问题阅读后面的指令及寄存器详解。需要说明的是后面的指令是由 DMAC 执行的。即读者写完指令的机器码放于内存中,然后将地址传给 DMAC, 让 DMAC 执行。

16.2 PL330 详解

16.2.1 PL330 指令集

下面列举出一些常用的指令,更多内容,参考 DDI0424A_dmac_pl330_r0p0_trm.pdf 手册。



1. DMAMOV

这是一条数据转移指令,它可以移动一个立即数到以下3种类型的寄存器中。 指令格式:

DMAMOV <dst reg>, <32bit-immediate>

功能描述如下。

< dst reg > DMAMOV 二进制机器码的 10~8 位描述了目标寄存器的类型。

B000 代表 SAR (源地址寄存器)。

B010 代表 DAR (目标地址寄存器)。

B001 代表 CCR (控制寄存器)。

(1) SAR 源地址寄存器

该寄存器提供了 DMA 通道的数据源的地址,DMAC 从该地址取得数据。每个通道都有自己的数据源地址寄存器,因此需要单独配置。图 16-5 所示为每个通道的源地址寄存器列表。

通道 <i>n</i>	0	1	2	3	4	5	6	7
寄存器名	SA_0	SA_1	SA_2	SA_3	SA_4	SA_5	SA_6	SA_7
地址偏移	0×400	0×420	0×440	0×460	0×480	0×4A0	0×4C0	0×4E0

图 16-5 通道源地址寄存器

寄存器详解如图 16-6 所示。

位	名字	功能
[31:0]	src_addr	数据源地址寄存器,注意,每一个通道的寄存器偏移

图 16-6 数据源地址寄存器详解

(2) DAR 目标地址寄存器

该寄存器提供了 DMA 的目标数据存放地址,和数据源地址寄存器是相互对应的。图 16-7 所示为目标地址寄存器偏移。

通道 <i>n</i>	0	1	2	3	4	5	6	7
寄存器名	DA_0	DA_1	DA_2	DA_3	DA_4	DA_5	DA_6	DA_7
地址偏移	0×404	0×424	0×444	0×464	0×484	0×4A4	0×4C4	0×4E4

图 16-7 目标地址寄存器偏移

寄存器详解如图 16-8 所示。

位	名字	功能
[31:0]	dst_addr	目标地址寄存器地址

图 16-8 目标地址寄存器详解

(3) CCR 通道控制寄存器

该寄存器可以控制 DMA 在 AXI 中的传输,并且该寄存器记录了一些关于目标与



源寄存器的基本配置。图 16-9 所示为该寄存器的位分配。




图 16-10 所示为每个通道的寄存器偏移列表。

寄存器地址映射


通道 n	0	1	2	3	4	5	6	7
寄存器名	CC_0	CC_1	CC_2	CC_3	CC_4	CC_5	CC_6	CC_7
地址偏移	0×408	0×428	0×448	0×468	0×488	0×4A8	0×4C8	0×4E8

图 16-10 每个通道的寄存器偏移列表

<32bit_immediate>,该32位立即数可被传到指定的寄存器中。

2. DMALD

DMALD 是一条 DMAC 装载指令,它可以从源数据地址中读取数序到 MFIFO 中,如果 src_int 位被设置,则 DMAC 会自动增加源地址的值,如图 16-11 所示。



指令格式:

DMALD[S|B]

功能描述如下。

DMALD[S|B] 指令编码 图 16-11 DMALD

[S]: 如果 S 位被指定,则 bs 位被设置为 0,且 x 转换为 0。Request_flag 将被下列情况所影响:

Request flag=Single, DMAC 将执行 DMA 装载;

Request flag=Burst , DMAC 将执行 DMANOP。

[B]: 如果 B 位被指定,则 bs 位会被设置为 0,且 x 转换为 1,Request_flag 将被下列情况所影响:

Request_flag=Single, DMAC 将执行 DMANOP;

Request_flag=Burst, DMAC 将执行 DMA 装载。

3. DMAST

该指令与 DMALD 相互对应,它是一条 DMA 存储指令,是将 MFIFO 中的数据转移到目的地址中。目的地址是由目的地址寄存器所指定的,如果 dst_inc 被置位,则 DMAC 会自动增加目的地址的值,如图 16-12 所示。

 7
 6
 5
 4
 3
 2
 1
 0

 0
 0
 0
 0
 1
 0
 bs
 x

DMAST[S|B] 指令编码 图 16-12 DMAST

指令格式:



DMAST[S|B]

功能描述如下。

[S]: 如果 S 位被指定,则 bs 位被设置为 0,且 x 转换为 1。Request_flag 将被下列情况所影响:

Request flag=Single, DMAC 执行单个 DMA 存储;

Request flag=Burst, DMAC 执行空指令。

[B]: 如果 B 位被指定,则 bs 位被设置为 1,且 x 转换为 1,Request_flag 将被下列情况所影响:

Request flag=Single, DMAC 执行空指令;

Request flag=Burst, DMAC 将执行 DMA 存储。

4. DMARMB

读内存屏障指令,图 16-13 所示为该指令的译码图。指令格式:

DMARMB

功能描述:该指令可以使得当前所有读操作完成,不会让读后的写操作出现异常。

7 6 5 4 3 2 1 0 0 0 0 1 0 0 1 0


DMARMB 指令编码 图 16-13 DMARMB 译

5. DMAWMB

该指令是写内存屏障指令,图 16-14 所示为该指令的译码图。 指令格式:

DMAWMB


功能描述:该指令可以使得当前所有写操作完成,不会让写后的读操作出现异常。



DMAWMB 指令编码 图 16-14 DMAWMB 译码

DMALP

该指令是循环操作指令,图 16-15 所示为该指令的译码图。



DMALP 指令编码 图 16-15 DMALP 译码

指令格式:

DMALP <loop iterations>

<loop_iterations>是一个 8 位表示的循环次数。

lc 设置为 0 时,DMAC 每写一次值,loop_iterations 则减少 1,直到循环计数为 0 时结束。

lc 设置为 1 时,DMAC 每写一次值,loop iterations 则减少 1,直到循环计数为 1




时结束。

功能描述:循环操作时,将一个指定的 8 bit 数字填入循环计数寄存器,该指令用来指定某个指令段的开始位置,需要 DMALPEND 指定该指令段的结束位置,一旦指定后,DMAC 会循环执行介于 DMALP 与 DMALPEND 之间的指令,直到循环次数为 0 时结束。

7. DMALPEND

DMALPEND 译码如图 16-16 所示。



DMALPEND[S|B] 指令编码 图 16-16 DMALPEND 译码

指令格式:

DMALPEND[S|B]

[S]: 如果 S 位被指定,则 bs 位被设置为 0,且 x 转换为 1。Request_flag 将被下列情况所影响:

Request flag=Single, DMAC 将执行循环;

Request flag=Burst, DMAC 执行空指令。

[B]: 如果 B 位被指定,则 bs 位被设置为 1,且 x 转换为 1,Request_flag 将被下列情况所影响:

Request flag=Single, DMAC 执行空指令;

Request flag=Burst, DMAC 将执行循环。


功能描述:该指令每次执行一遍以后查看循环计数寄存器的值。

如果是 0, DMAC 则执行 DMANOP 指令。

如果不为 0, DMAC 则更新一次循环计数器的值,并跳转到循环指令段的第一条指令执行。

8. DMASEV

DMASEV 译码如图 16-17 所示。



DMASEV 指令编码 图 16-17 DMASEV 译码

指令格式:

DMASEV <event_num>



<event num>是5位立即数。

功能描述: 使用该命令可以产生一个事件信号。可以有以下两种模式。

- (1) 产生一个事件<event num>。
- (2) 产生一个中断信号 irq<event_num>。

9. DMAEND

DMAEND 译码如图 16-18 所示。

指令格式:

DMAEND

功能描述:该指令用来通知 DMAC 结束一次操作集合,换句话说就是,告诉 DMAC 某个线程停止一切的动作,使其为停止态,这时 DMAC 会刷新 MFIFO,并且清空所有相关的 Cache。


7 6 5 4 3 2 1 0 0 0 0 0 0 0 0 0

DMAEND 指令编码 图 16-18 DMAEND 译码

16.2.2 相关寄存器详解

1. DBGINST0

此寄存器可控制调试指令、通道、DMAC 线程信息,图 16-19 所示为寄存器的详细解释。



Debug thread-

图 16-19 DBGINST0 寄存器

图 16-20 所示为该寄存器的位分配。

位	名字	功能
[31:24]	指令字节1	指令字节1
[23:16]	指令字节0	指令字节0
[15:11]	-	Reserved.
[10:8]	通道号码	DMA 通道号码: b000=DMA 通道 0 b001=DMA 通道 1 b010=DMA 通道 2 · · · b111=DMA 通道 7.
[7:1]	-	Reserved.
[0]	Debug thread	0=DMA 管理线程 1=DMA 通道

图 16-20 DBGINSTO 寄存器位定义

上图中的"指令字节 1"和"指令字节 0"会和下一个寄存器 DBGINST1 组合为



一个完整的指令。

2. DBGINST1

该寄存器的值和 DBGINST0 组合为一个完整的指令。通常设置为控制内存中设置的指令段首地址,也就是 DMAC 第一次取指令的地址。图 16-21 所示为该寄存器的解释。




图 16-22 所示为寄存器位定义。

位	名字		功能
[31:24]	指令字节	5	指令字节 5
[23:16]	指令字节	4	指令字节 4
[15:8]	指令字节	3	指令字节 3
[7:0]	指令字节	2	指令字节 2

图 16-22 DBGINST1 寄存器位定义

3. DBGCMD

该寄存器控制调试命令的执行,通过配置它,可以控制 DMAC 去执行一些指定的工作。该寄存器的详细解释如图 16-23 所示。

位	名字	功能
[31:2]	-	保留
[1:0]	dbgcmd	b00=执行DBGINST[1:00]控制的指令 b01=保留 b10=保留 b11=保留

图 16-23 DBGCMD 详解

16.3 S5PC100 PL330 示例

由于 PL330 学习起来略显烦琐,因此建议读者在理解代码的基础上做实验,这样才能对 DMA 的学习有一定的深入。

下面的代码目标要实现内存间的数据复制。对于 S5PC100, 有 3 个 DMA 控制器。要实现内存间的 DMA 访问,需要使用 DMA_mem。

图 16-24 所示为 DMAC 控制流程。





图 16-24 DMAC 控制流程

配合上面的流程图,可以编写代码如下。

(1) 关键的宏定义。



(2) 设置 SAR、CCR、DAR 寄存器。

```
//main 函数开始
     uart0 init();
     volatile char instr seq[MAX];
     int size = 0, x;
     int loopstart, loopnum = 2;
                                                         //每个循环传输
16字节,传输两次
     unsigned int source, destination, start, temp;
     source = (unsigned int)sour;
     destination = (unsigned int)dest;
                                                        //记录 DMA 指今
     start = (unsigned int)instr seq;
的首地址
     /*DMAMOV SARO*/
     instr seq[size + 0] = (char)(0xbc);
     instr seq[size + 1] = (char)(0x0);
     instr_seq[size + 2] = (char)((source>>0) & 0xff); //设置数据
源地址
     instr seq[size + 3] = (char)((source>>8) & 0xff);
     instr seq[size + 4] = (char)((source>>16) & 0xff);
     instr seq[size + 5] = (char)((source>>24) & 0xff);
     size = 6;
     /*DMAMOV DARO*/
     instr seq[size + 0] = (char)(0xbc);
     instr seq[size + 1] = (char)(0x2);
     instr_seq[size + 2] = (char)((destination>>0) & 0xff); //设置数据
目标地址
     instr seq[size + 3] = (char)((destination>>8) & 0xff);
     instr seq[size + 4] = (char)((destination>>16) & 0xff);
     instr seq[size + 5] = (char)((destination>>24) & 0xff);
     size += 6;
     /*DMAMOV CCO. burst size 8byte, burst len 2*/
     instr seq[size + 0] = (char)(0xbc);
     instr seq[size + 1] = (char)(0x1);
   //设置数据传输规则,每个循环传输 burst_size* burst_len、原和目标地址变化规则、
```



```
burst操作等
    instr_seq[size + 2] = (char)(0x17);
    instr_seq[size + 3] = (char)(0xc0);
    instr_seq[size + 4] = (char)(0x5);
    instr_seq[size + 5] = (char)(0x0);
    size += 6;

(3) 设置指令段的起始地址及执行第一次数据装载并输出 FIFO。
    /*DMALP LCO*/
```

```
instr seq[size + 0] = (char)(0x20);
                                                         //记录循环的次
     instr seq[size + 1] = (char) (loopnum - 1);
数
     size += 2;
     loopstart = size;
     /*DMALD*/
     instr seq[size + 0] = (char) (0x04);
                                                              //从源读数
据
     size += 1;
     /*DMARMB*/
     instr seq[size + 0] = (char) (0x12);
     size += 1;
     /*DMAST*/
                                                         //写数据到目标
     instr seq[size + 0] = (char)(0x08);
地址
     size += 1;
     /*DMAWMB*/
     instr seg[size + 0] = (char)(0x13);
     size += 1;
```

(4) 产生中断,并延时一段时间。



```
instr_seq[size + 0] = (char)(0x38);
instr_seq[size + 1] = (char)(size - loopstart);
size += 2;
/*DMASEV*/
instr_seq[size + 0] = (char)(0x34);
instr_seq[size + 1] = (char)(1<<3); //通过DMA通道1发出中断申请,也可以选择其他的通道
size += 2;
#endif
```

(5) 结束 DMAC 控制。

```
/*DMAEND*/
instr_seq[size + 0] = (char)(0x0);
size += 1;
```

(6) 开始 DMAC 控制,设置相应的中断处理,并进行测试结果。

(7) ISR 函数的实现如下。

```
void do_irq()
{
  printf("in do_irq\n");
  ((void (*)(void))VICOADDRESS)();
}
/*ISR*/
```



(8) 实验步骤与测试结果。

编译生成的.elf 文件,硬件接线。并连接好 FS_JTAG 仿真器套件。将程序编译后获得.elf 文件,将该文件通过仿真器下载并运行在目标板上,终端打印信息如图 16-25 所示。

```
in do_irq
DMA Ending!
sour = 012345678901234567890123456789
dest = 012345678901234567890123456789
```

图 16-25 DMA 测试结果

小结

本章内容从 PL330 出发,介绍了基本的 S5PC100 下 DMA 控制器的操作方式和编程模型,旨在将最新的 DMA 控制技术以最简单的方式教授给读者。笔者还实现了串口控制器的收发之间使用 DMA 传输的例程。读者如果感兴趣可以在华清远见研发中心关于 FS_S5PC100 平台的论坛上下载。硬件控制器关联的 DMA 和内存间的 DMA 控制差别比较大的是 DMA 每次传输依赖控制器发出申请, DMA 需要等到一次申请后才能完成一次传输。而内存间的 DMA 可以由程序主动发起。

思考与练习

- 1. 使用 PL330 作为 DMA 控制器的好处。
- 2. 写一个基于外设到外设的 DMA 传输模型。



第十七章

LCD 接口技术

液晶屏(Liquid Crystal Display, LCD)即人们常说的液晶显示器,具有耗电省、体积小等特点,被广泛地应用于嵌入式系统中。本章主要介绍它的接口设计。

主要内容有:

- LCD 控制器原理概述:
- LCD 控制器应用示例。

17-1 LCD 控制器原理概述

17.1.1 LCD 控制器介绍

1. 液晶屏的分类

液晶显示屏按显示原理分为 STN 和 TFT 两种。

STN (Super Twisted Nematic,超扭曲向列)液晶屏:STN 液晶显示器与液晶材料、光线的干涉现象有关,因此显示的色调以淡绿色与橘色为主。STN 液晶显示器中,使用x、y 轴交叉的单纯电极驱动方式,即x、y 轴由垂直与水平方向的驱动电极构成,水平方向驱动电极控制显示部分为亮或暗,垂直方向的电极则负责驱动液晶分子的显示。STN 液晶显示屏加上彩色滤光片,并将单色显示矩阵中的每一像素分成 3 个子像素,分别通过彩色滤光片显示红、绿、蓝 3 原色,也可以显示出色彩。单色液晶屏及灰度液晶屏都是 STN 液晶屏。

TFT (Thin Film Transistor, 薄膜晶体管)彩色液晶屏:随着液晶显示技术的不断发展和进步,TFT 液晶显示屏被广泛用于制作成计算机中的液晶显示设备。TFT 液晶显示屏既可以在笔记本电脑上应用(现在大多数笔记本电脑都使用 TFT 显示屏),也常用于主流台式显示器。

2. 液晶屏的显示

液晶屏的显示要求设计专门的驱动与显示控制电路。驱动电路包括提供液晶屏的驱动电源和液晶分子偏置电压,以及液晶显示屏的驱动逻辑;显示控制部分可由专门的硬件电路组成,也可以采用集成电路(IC)模块,比如 EPSON、Silicon Motion 的显示卡驱动器等;还可以使用处理器外围 LCD 控制模块。

17.1.2 S5PC100 的 LCD 控制器介绍

S5PC100 处理器集成了LCD 控制器,主要功能是S5PC100LCD 控制器用于传



输显示数据和产生控制信号。它支持屏幕水平和垂直滚动显示。数据的传送采用 DMA (直接内存访问)方式,以达到最小的延时。它可以支持多种液晶屏。

STN LCD 显示器性能如下。

- (1) 支持 3 种类型的扫描方式: 4 位单扫描、4 位双扫描和 8 位单扫描。
- (2) 支持 256 色和 4 096 色彩色 STN LCD。
- (3) 典型的实际屏幕大小是: 640×480、320×240、160×160等。
- (4) 最大虚拟屏幕占内存大小为 4 MB。
- (5)256 色模式下最大虚拟屏幕大小: 4 096×1 024、2 048×2 048、1 024×4 096等。 ■

TFT LCD 显示器性能如下。

- (1) 支持 1、2、4 或 8 bpp 调色彩色显示。
- (2) 支持 16 bpp 和 24 bpp 非调色真彩显示。
- (3) 在 24 bpp 模式下,最多支持 16 种颜色。
- (4) 支持多种屏幕大小。
- (5) 典型的实际屏幕大小是: 640×480、320×240、160×160等。
- (6) 最大虚拟屏幕占内存大小为 4 MB。
- (7) 64K 色模式下最大虚拟屏幕大小: 2 048×1 024 等。

1. S5PC100 LCD 控制器功能简述

S5PC100 所集成的 LCD 控制器功能很强大,其中包含了一个本地总线传输图像数据的逻辑模块,以及内置的图像处理单元。这些模块都可通过总线连接至外接的 LCD 接口,LCD 接口包含了 3 种类型,有 RGB 接口、间接的 I80 接口、ITU-RBT.601/656 接口,显示控制器支持最多 5 个叠加图像窗口,每个窗口都支持多种图像格式以及 256 灰度级绑定、颜色锁定、x-y 坐标控制、软件卷动、可变的窗体尺寸等。


显示控制器支持多种颜色格式,例如 RGB(1 bpp~24 bpp)、YcbCr4:4:4(限于本地总线)、显示控制器可编程支持不同需求的图像像素、数据线宽度、时序、刷新率。

2. LCD 外部接口信号

S5PC100 的 LCD 控制器包括了两个时序部分,一个是针对于 RGB 接口、ITU-RBT.601/656 接口的时序,一个是针对间接 I80 接口的时序。本章将重点介绍关于 RGB 接口的控制器部分。

RGB VIME 产生的控制信号有 VSYNC (垂直同步信号)、HSYNC (水平同步信号)、VDEN (数据有效信号)、VCLK (LCD 时钟),这些信号都可由寄存器配置,还有 VD[23:0]的数据输出口。图 17-1 所示为 LCD-RGB 接口时序。





17.1.3 S5PC100 的 LCD 控制器操作

基于前面介绍的 RGB 接口时序图,现在可以简单看看,LCD 的控制流程,下面给出几个简单公式:

HOZVAL = (Horizontal display size -1)

LINEVAL= (Vertical display size -1)

VCLK(Hz)= HCLK/(CLKVAL+1) where CLKVAL >= 1

后面在配置寄存器的时候都需要使用到上述 3 个公式,这里先提出来。下面简单解释一下 RGB 接口时序图的意义,在一帧画面的呈现中,关系到如下步骤,首先 LCD 控制器发出一次 VSYNC 信号,这时会伴随发出 HSYNC 信号,可以想象一下,LCD 屏的显示方式,先选中第一行(VSYNC 信号),然后从第一列开始顺序选中(HSYNC 信号),在每一次的 HSYNC 中,会发生数据传输,而这个时候是由 VCLK 来决定的。

在每一帧时钟信号中,还会有一些与屏显示无关的时钟出现,这就给确定行频和场频带来了一定的复杂性。如在 HSYNC 信号先后会有水平同步信号前肩(HFPD)和水平同步信号后肩(HBPD)出现,在 VSYNC 信号先后会有垂直同步信号前肩(VFPD)和垂直同步信号后肩(VBPD)出现,在这些信号时序内,不会有有效像素信号出现,另外 HSYNC 和 VSYNC 信号有效时,其电平要保持一定的时间,它们分别叫作水平同步信号脉宽(HSPW)和垂直同步信号脉宽(VSPW),这段时间也不能有像素信号。因此计算行频和场频时,一定要包括这些信号。HBPD、HFPD 和 HSPW的单位是一个 VCLK 的时间,而 VSPW、VFPD 和 VBPD 的单位是扫描一行所用的时间。

在 S5PC100 中,还需要重点考虑 alpha 绑定机制,因为它是 5 个窗口叠加共同成像的原理,因此需要配置一下 alpha 绑定方程,如图 17-2 所示。






图 17-2 alpha 绑定方程

从图 17-2 中可以看到,每一次的叠加由两个窗口进行,窗口的顺序如下。

- (1) X0 = 窗口 0 与窗口 1。
- (2) X1 = 窗口 X0 与窗口 2。
- (3) X2 = 窗口 X1 与窗口 3。
- (4) X3 = 窗口 X2 与窗口 4。

最后的 X4 为 LCD 所呈现的图像,绑定方程如图 17-3 所示。




图 17-3 绑定方程

简单解释一下这两个线性方程,B' 是一个色值函数,它由A 的色值分量与B 的色值分量线性叠加而成。此处,A 的色值来自 win(n+1),B 的色值来自 win(n),a、b则是线性因子。我们只需要考虑 a、b 的值,就可以得到我们想要的结果,同理 alphaB'



是一个 B'色值的伴随灰度值函数, 专业点说, 就是一组 alpha 通道。

它的构成与前一个方程是同构的。p、q 也是线性因子,这样 4 个因子决定了两个窗口的最终叠加色值及伴随 alpha 的值(注意,a、b、p、q 是可选值)。

在 LCD 控制器中,只需要配置 WINn blending equation control register,并将具体的因子配好后,就可以实现了,注意 5 个窗口需要同时配置方程。

再来重点考察一下 alphaB 灰度值,它是一个 8 位 s 的值,0~255 分别代表了不同的灰度级。从方程中可以看出,如果一个 alpha 值与一个色值相乘后,就会得到一个该色值的分量,这样两个窗口的叠加就靠不同的灰度来确定。换句话说,如果要使得win1-win4 窗体整体透明,可以设置每层 alpha value 都为 0,并且色值方程配置 p_n =0, q_n =0, q_n =alphaA, b_n =(1-alphaA),其中 n={1,2,3,4},即可实现 Window 0 显示,而其他窗口透明。当然,你也可以只使能 Windows 0,就不用考虑每一层的 alpha 值了。

17.1.4 LCD 控制器寄存器

由于在 S5PC100 中 LCD 控制器的寄存器众多,这里只简单介绍一下读者要用到、并且很重要的寄存器,见表 17-1~表 17-10,如果想知道更多的信息,请参看 S5PC100手册。

表 17-1

VIDCONO, R/W,ADDRESS=0xEE000000

域	位	描述述	复位值
保留	[31]	保留	0
INTERLACE_F	[29]	逐行扫描方式或者间隔扫描方式 0 = 逐行扫描 1 = 间隔扫描方式(only ITU601/656 Interface)	0
VIDOUT	[27:26]	输出格式: 000 = RGB I/F 001 = ITU601/656 010 = Indirect I80 I/F for LDI0 011 = Indirect I80 I/F for LDI1	000
PNRMODE	[18:17]	选择显示模式 (Where, VIDOUT[1:0] == 2'b00). 00 = RGB 格式 (RGB) 01 = RGB 格式 (BGR) 10 = Serial Format (R->G->B) 11 = Serial Format (B->G->R)	00
CLKVALUP	[16]	选择 CLKVAL_F 刷新时序的模式 0 = 总在刷新 1 = 当一帧开始时刷新	0
CLKVAL_F	[15:6]	决定 VCLK 的速率及 CLKVAL[7:0] VCLK = HCLK / (CLKVAL+1) 且 CLKVAL >= 1 Note. 1. VCLK 最大值是 66 MHz 2. CLKSEL_F 寄存器选择的时钟源	0

续表

域	位	描述	复位值
VCLKFREE	[5]	VCLK 控制方式 0=普通模式 (ENVID) 1=自由模式	0



CLKDIR	[4]	选择时钟源的通道 0 = 直接获取时钟(VCLK = Clock source) 1 = 除以分频值	0
CLKSEL_F	[2]	选择时钟源 0 = HCLK 1 = SCLK_LCD	0
ENVID	[1]	数据输出使能位 0=禁止 1=使能	0
ENVID_F	[0]	当前帧结束使能位 0=禁止 1=使能 如果该位被设置,则该位直到一帧结束时才被禁止	0

表 17-2

VIDCON1,R/W,ADDRESS=0xEE000004

域	位	描述	复位值
LINECNT (read only)	[26:16]	提供 line counter 的计数值(read only) 从 0 到 LINEVAL	0
FSTATUS	[15]	场状态(read only) 0 = 非平坦场 1 = 平坦场	0
VSTATUS	[14:13]	垂直状态 (read only) 00 = VSYNC	0
保留	[12:8]	保留	
IVCLK	[7]	VCLK 极性 0 = VCLK 下降沿取数据 1 = VCLK 上升沿取数据	0
IHSYNC	[6]	该位决定了 HSYNC 脉冲极性 0= 普通	0
IVSYNC	[5]	该位决定了 VSYNC 脉冲极性 0= 普通	0
IVDEN	[4]	该位决定了 VDEN 信号极性 0= 普通	0
保留	[3:0]	保留	0x0

表 17-3

VIDTCON0,R/W,ADDRESS=0xEE000010

域	位	描述	复位值
VBPD	[23:16]	垂直后肩所占周期	0x00
VFPD	[15:8]	垂直前肩所占周期	0x00
VSPW	[7:0]	垂直同步脉冲宽度	0x00

表 17-4

VIDTCON1,R/W,ADDRESS=0xEE000014



《ARM 嵌入式体系结构与接口技术(Cortex-A8 版)》

域	位	描述	复位值
HBPD	[23:16]	水平后肩所占周期	0x00
HFPD	[15:8]	水平前肩所占周期	0x00
HSPW	[7:0]	水平同步脉冲宽度	0x00
	•		

表 17-5

VIDTCON2,R/W,ADDRESS=0xEE000018

域	位	描述	复位值
LINEVAL	[21:11]	该位决定了显示屏的垂直尺寸	0
HOZVAL	[10:0]	该位决定了显示屏的水平尺寸	0

表 17-6

VIDTCON2,R/W,ADDRESS=0xEE000020

W 17 0		VID TOOTIZ, IC W, ADDINESS ONDEOU0020	
域	位	描述	复位值
ENLOCAL	[22]	数据存取路径. 0 = DMA 方式 1 = 本地方式 (CAMIF 0)	0
BUFSTATUS	[21]	缓冲区的编号(这是因为 windows 0,1 可以有两个缓冲区) (Read Only) 0 = 缓冲区 0	0
BUFSEL	[20]	选择缓冲区(0/1) 0= 缓冲区 0	0
BUFAUTOEN	[19]	双缓冲自动控制位 0=BUFSEL, 1= 自动改变由 Trigger Input 控制	0
位 SWP	[18]	位交换控制位 0 = 禁止交换 1 = 使能交换	0
BYTSWP	[17]	字节交换控制位 0 = 禁止交换 1 = 使能交换	0
HAWSWP	[16]	半字交换控制位 0 = 禁止交换	0
WSWP	[15]	字交换控制位 0 = 禁止交换	0
保留	[14]	保留	0
InRGB	[13]	输入的源图像的格式 (Only for 'EnLcal' enable) 0 = RGB 1 = YCbCr	0
		续表	Ē

续表

域	位	描述	复位值
保留	[12:11]	保留 (should be 00)	0
BURSTLEN	[10:9]	DMA's Burst 最大长度 00=16 字 01=8 字 10=4 字	0
保留	[8:7]	保留	0



BLD_PIX	[6]	选择绑定的类型 0 = 平面绑定	0
555_111	[~]	1= 像素绑定	
		BPP (位 s Per Pixel)模式	
		0000 = 1 bpp	
		0001 = 2 bpp	
		0010 = 4 bpp	
		0011 = 8 bpp (palletized)	
		0100 = 8 bpp (无调色盘, A: 1-R:2-G:3-B:2)	
		0101 = 16 bpp (无调色盘, R:5-G:6-B:5)	
		0110 = 16 bpp(无调色盘, A:1-R:5-G:5-B:5)	
BPPMODE_F	[5:2]	0111 = 16 bpp (无调色盘, I :1-R:5-G:5-B:5)	
		1000 = unpacked 18 bpp (无调色盘, R:6-G:6-B:6)	
		1001 = unpacked 18 bpp (无调色盘, A:1-R:6-G:6-B:5)	
		1010 = unpacked 19 bpp (无调色盘, A:1-R:6-G:6-B:6)	
		1011 = unpacked 24 bpp (无调色盘, R:8-G:8-B:8)	
		1100 = unpacked 24 bpp (无调色盘,A:1-R:8-G:8-B:7)	
		1101 = unpacked 25 bpp (无调色盘, A:1-R:8-G:8-B:8)	
		1110 = unpacked 13 bpp (无调色盘,A:1-R:4-G:4-B:4)	
		1111 = unpacked 15 bpp (无调色盘, R:5-G:5-B:5)	
		选择 alpha 值的方式	
		平面绑定时:	
ALPHA SEL	[1]	0 = using ALPHA0_R/G/B values	
ALI IIA_SEL		1 = using ALPHA1_R/G/B values	
		像素绑定时:	
		0 = AEN 使能位置	
		(细节请参看 S5PC100 手册)	
ENWIN_F	[0]	0= 窗口禁止	
		1= 窗口使能	
表 17-7	FRAME	BUFFER ADDRESS 0,R/W,ADDRESS=0xEE0000A0	
域	位	描述	复位值
VBANK_F	[31:24]	决定系统内存中的 bank 地址	0
VBASEU_F	[23:0]	决定 frame buffer 的起始地址	0
表 17-8	FRAME	BUFFER ADDRESS 1,R/W,ADDRESS=0xEE0000D0	
域	位	描述	复位值
VBASEL_F	[23:0]	决定了 frame buffer 的结束地址	0x0
表 17-9	FRAME	BUFFER ADDRESS 2 ,R/W,ADDRESS=0xEE000100	
域	位	描述	复位值
OFFSIZE_F	[25:13]	虚拟屏幕偏移(byte)	0
PAGEWIDTH			



表 17-10 WINDOW 1 BLENDING EQUATION CONTROL REGISTER ,R/W,ADDRESS=0xEE000244

域	位	描述	复位值
保留	[31:22]	保留	0x000
Q_FUNC	[21:18]	alphaB 值为 0000 = 0 (zero) 0001 = 1 (max) 0010 = **alphaA (alpha value of *foreground) 0011 = 1 - alphaA 0100 = alphaB 0101 = 1 - alphaB 011x = 保留 100x = 保留 1010 = A (foreground color data) 1011 = 1 - A 1100 = B (background color data) 1101 = 1 - B 111x = 保留	0x0
保留	[17:16]	保留	00
P_FUNC	[15:12]	alpha 值为 同上	0x0
保留	[11:10]	保留	00
B_FUNC	[9:6]	B 的值为 同上	0x3
保留	[5:4]	保留	00
A_FUNC	[3:0]	A 的值为 同上	0x2



当中有很多寄存器都是每个窗口都有,但依旧有些差异,如 wincon(0 和 wincon(1-4)的[7]位,其含义就不同,因此读者最好自己去查看手册。

17.2 LCD 控制器应用示例

有了上面对 LCD 控制器的了解,现在编写一个驱动例子,将一张分辨率为 480 ×272,颜色深度为 16 位图片显示在 LCD 屏,请结合下面的流程图(图 17-4)及代码模块,深入理解 LCD 驱动流程。






图 17-4 LCD 控制流程图

(1)下面代码,主要是一对 LCD 屏幕物理参数的设置、时序的配置,还有基本寄存器的配置。

```
/*下面这个结构体包含了 LCD 屏幕的物理参数,如时序信号的极性
* 屏幕像素大小, 颜色深度, 刷新频率
* /
static struct LcdPhyInfo innolux430 = {
 .width = 480,
 .height = 272,
 .bpp = 16,
 .freq = 60,
 .timing = {
     .h_fp = 2,
     .h bp = 2,
     .h sw = 41,
     .v fp = 2,
     .v fpe = 1,
     .v bp = 2,
     .v_bpe = 1,
```



```
.v sw = 10,
 },
 .polarity = {
     .rise vclk = 0,
      .inv hsync = 1,
     .inv vsync = 1,
     .inv vden = 0,
 },
};
struct window win =
 .RgbMode = 0x5,
                         //RGB 模式;
 .DataComeFrom= DMA,
                         //使用 DMA 方式获取数据
 .BLD PIX=0,
                      //使用数据混合模式
                      //使用灰度级模式 alpha0 R/G/B
 .ALPHA SEL=0,
 .OSD LEFTOPX =0,
 .OSD LEFTOPY =0,
 .OSD RIGHTBOTX = 480,
 .OSD RIGHTBOTY = 272,
 .OSDSIZE = 480*272,
};
/*下面这个结构体中的配置,请读者对照前面给的那个 alpha 绑定公式并务必理解其含义*/
struct AlphaEquationFactor AlphaEquGlobal[]=
 [0] = \{
          .winnum = 0,
          .q = 0x0,
          .p = 0x0,
          .b = 0x3,
          .a = 0x2,
    },
 [1] = {
          .winnum = 1,
          .q = 0x0,
           .p = 0x0,
           .b = 0x3,
           .a = 0x2,
```



```
},
 [2] = \{
          .winnum = 2,
           .q = 0x0,
           .p = 0x0,
           .b = 0x3,
           .a = 0x2,
     },
 [3] = {
           .winnum = 3,
           .q = 0x0,
           .p = 0x0,
           .b = 0x3,
          .a = 0x2,
     },
                       //它包含了4个窗口的灰度混合方程的因子
};
/*该结构体使用贯穿全部代码*/
struct mylcd Lcd =
 .Phyinfo = &innolux430,
 .wcount =1,
                                     //只使能 WINO;
 .win[0] = &win,
 .AlphaEqu = AlphaEquGlobal,
 .fb = &fbaddr,
 .hoz = 480,
 .line = 272,
```

(2) 首先是配置 VIDEO MAIN 和 VIDEO TIME 寄存器。

```
/*
*配置:
* 显示主控制器

* 显示时序控制器

*/
int InitGobalReg(struct mylcd *lcd)
{
 unsigned int cfg;
 struct LcdPhyInfo *phyinfo = lcd->Phyinfo;
 cfg =0;
```



```
cfg |= S3C_VIDCONO_CLKDIR_DIVIDED; //选择时钟源路径
     cfg |= S3C VIDCONO CLKVAL F(15); //设置时钟
     writel(cfg, LCDBASEADDR + S3C VIDCON0);
     /*下列所涉及的物理时序值需要参考所使用的 LCD 屏的出厂值,可参考对应的手册。*/
                                      //下面对 vclk、hsync、vsync、vden 的时
     cfg = 0;
钟极性进行设置
     if (phyinfo->polarity.rise vclk)
         cfg |= S3C VIDCON1 IVCLK RISING EDGE;
     if (phyinfo->polarity.inv hsync)
         cfg |= S3C VIDCON1 IHSYNC INVERT;
     if (phyinfo->polarity.inv vsync)
         cfg |= S3C_VIDCON1_IVSYNC_INVERT;
     if (phyinfo->polarity.inv vden)
         cfg |= S3C VIDCON1 IVDEN INVERT;
     writel(cfg, LCDBASEADDR + S3C VIDCON1);
   //下面对行列同步宽度及前肩后肩进行设置
     cfq = 0;
     cfg |= S3C VIDTCONO VBPDE (phyinfo->timing.v bpe-1);
     cfg |= S3C VIDTCON0 VBPD(phyinfo->timing.v bp-1);
     cfg |= S3C VIDTCON0 VFPD(phyinfo->timing.v fp-1);
     cfg |= S3C VIDTCON0 VSPW(phyinfo->timing.v sw-1);
     writel(cfg, LCDBASEADDR + S3C VIDTCON0);
     cfq = 0;
     cfg |= S3C VIDTCON1 VFPDE(phyinfo->timing.v fpe-1);
     cfg |= S3C VIDTCON1_HBPD(phyinfo->timing.h_bp-1);
     cfg |= S3C VIDTCON1 HFPD(phyinfo->timing.h fp-1);
     cfg |= S3C VIDTCON1 HSPW(phyinfo->timing.h sw-1);
     writel(cfg, LCDBASEADDR + S3C VIDTCON1);
     cfg = 0;
     cfg |= S3C VIDTCON2 HOZVAL(lcd->hoz-1);
     cfg |= S3C VIDTCON2 LINEVAL(lcd->line-1);
     writel(cfg, LCDBASEADDR + S3C VIDTCON2);
     return 0;
```

(3) 设置 win 控制寄存器。

```
static int window_control(struct mylcd *lcd,int whichwin)
{
  unsigned int cfg;
  cfg = 0;
```



```
cfg |=S3C_WINCON_HAWSWP_ENABLE;
cfg |=((lcd->win[whichwin]->RgbMode)<<2); //设置 RGB565
writel(cfg, LCDBASEADDR+ S3C_WINCON(whichwin));
return 0;
}
```

(4) 设置 win position 寄存器。

```
static void SetWinpos(struct window *win,int inum)
{
    unsigned int cfg;
    cfg=(win->OSD_LEFTOPX<<11) | (win->OSD_LEFTOPY<<0);
    writel(cfg,LCDBASEADDR+S3C_VIDOSD_A(inum));
    writel((win->OSD_RIGHTBOTX<<11)) | (win->OSD_RIGHTBOTY<<0),LCDBASEADDR+S3C_VIDOSD_B(inum));
    writel(win->OSDSIZE,LCDBASEADDR+S3C_VIDOSD_C(inum));
}
```

(5) 配置 alpha 绑定函数的因子。

```
void ConfigAlphaEquFactor(struct mylcd *lcd)
{
   struct AlphaEquationFactor *AlphaEqu = lcd->AlphaEqu;
   writel(set_factor(&AlphaEqu[0]),S3C_BLENDEQ1 + LCDBASEADDR);
   writel(set_factor(&AlphaEqu[1]),S3C_BLENDEQ2 + LCDBASEADDR);
   writel(set_factor(&AlphaEqu[2]),S3C_BLENDEQ3 + LCDBASEADDR);
   writel(set_factor(&AlphaEqu[3]),S3C_BLENDEQ4 + LCDBASEADDR);
}
```

(6) 调试与实验结果。

作为测试的图片,可以先使用类似于 Image2Lcd 这样的软件,将一张 16 位的位图转换为 480×272×2 的数组,将其关联到 Frame Buffer 地址。

然后,编译生成的.elf 文件,硬件接线。并连接好 FS_JTAG 仿真器套件。将程序编译后获得.elf 文件,将该文件通过仿真器下载并运行在目标板上,这时图片就能显示在 LCD 的显示屏幕上了。

小结

本章主要介绍了基于 S5PC100 的 LCD 控制器,并且详细介绍了 LCD 控制器相关的寄存器及配置方法、编程模型等,最后通过一个实例实现了在 LCD 屏上显示一幅图片,希望读者能从中受益。上面的实验只实现了单幅图片在 WIN0 显示,采用的方法是只使能了 WIN0。笔者还实现了 WIN0 和 WIN1 两幅图片的叠层显示,通过修改



alpha 值能够实现半透明等效果。

思考与练习

- 1. TFT 液晶显示屏外部接口信号有哪些?
- 2. 简述 VFRAME、VLINE、VCLK 这几个信号的作用。
- 3. 编程实现在 LCD 上显示一幅图片。

第十八章

CAMIF 接口技术

摄像头技术早已应用在各大领域中,无论是电子消费类产品,还是工控安防,它的作用无疑是巨大的,因此掌握摄像头技术势在必行,所以本章节将介绍在 S5PC100S 下如何使用 CAMIF 接口,即摄像头接口。

主要内容有:

- OV9650 介绍:
- SCCB 总线:
- CAMIF接口详解。

18.1 OV9650 介绍

18.1.1 芯片功能描述

在介绍如何进行摄像头驱动的开发之前,首先要明白一个概念,那就是控制器和传感器芯片之间的关系,这里说的 OV9650 仅是一种传感器芯片的类型,它的主要作用仅仅是将光学信息通过物理原理转换为电子特性,并通过芯片的一系列配置最终获得用户想要的数据。因此有必要将一款芯片示例介绍给读者,所谓会一通百,即便是换了一个芯片类型,只要掌握这样的开发原理,其他的芯片也是不难懂的。

下面介绍的 OV9650 是一款具有诸多功能的摄像头芯片,它被分为下面几个部分。



1. 图像传感数组

OV9650 芯片集成了一个 1 300 列×1 028 行的图像传感数组。

2. 时序产生器

一般来看,时序产生器可以控制图像传感数组,有内置的时序信号产生器,外接时

序输出(VSYNC, HREF/HSYNC, PCLK)。

3. 模拟处理模块

该模块提供了全部的模拟图像处理功能,包括曝光增益控制、自动白平衡,以及 其他图像操作控制功能。

4. 输出格式转换器

该模块有镜像图形控制、垂直翻转、YUV/Ycber 格式、RGB 模式、GRB4:2:2、RGB5:6:5、RGB5:5:5。

5. SCCB接口

OV9650 芯片使用了 SCCB 接口来对其进行操作, SCCB 协议是一种变体的 IIC 协议,将在后面详细介绍。

图 18-1 所示为 OV9650 模块。




图 18-1 OV9650 模块

18.1.2 OV9650 物理参数

表 18-1 为 OV9650 的物理参数。

表 18-1

OV9650 物理参数

类 型	CMOS 摄像头模型(OV 9650 INSIDE)
动态存储尺寸	1300 像素×1028 像素



《ARM 嵌入式体系结构与接口技术(Cortex-A8 版)》

电压 模拟输入电压 DC2.45~2.8 V 电压 I/O DC2.5~3.3 V	
电压 核心 DC1.8 V (1±10%)	

续表

				
类	型	CMOS 摄像头模型(OV 9650 INSIDE)		
功率 Requirements	待机时	30 μW		
温度 Range	操作期	-20°C ~70°C		
温度 Range	数据稳定	0°C∼50°C		
输出格式(8bit)		YUV/YCbCr 4:2:2		
输出格式(8bit)		GRB 4:2:2		
输出格式(8bit)		原始 RGB 数据		
最大图像 Transfer Rate	SXGA	15 fps		
最大图像 Transfer Rate	VGA	30 fps		
最大图像 Transfer Rate	QVGA,QQVGA,CIF	60 fps		
最大图像 Transfer Rate	QCIF,QQCIF	120 fps		
灵敏度		0.9 V/Lux-sec		
S/N 比例		40 dB		
动态范围	\times ///	62 dB		
扫描模式		Progressive		
最大曝光间隔		$1050 \times tROW$		
伽马校正		Programmable		
像素尺寸		3.18 μm×3.18 μm		
暗电流		30 mV/s at 60°C		
电容量		28 Ke		
固定图形噪声		电压峰峰值小于 0.03%		
图形域		4.13 mm×3.28 mm		
包装尺寸		5095 μm×5715 μm		

18.1.3 OV9650 寄存器详解

OV9650 芯片提供了 170 个寄存器集,其中包含了所有对 OV9650 光学传感器的配置,包括设置采集图像的格式,图像样本的大小等,限于篇幅,这里只介绍一些典型的寄存器,见表 18-2~表 18-5,详细寄存器信息可查看 OV9650 芯片手册。

表 18-2

输出格式寄存器

士	地址	代号	默认值	读/写	描述
0x1	2	СОМ7	0x00	RW	通用控制寄存器 7 Bit[7]: SCCB 寄存器复位 0: 无改变 1: 复位所有寄存器为默认值



				Bit[6]: 输出格式 - VGA selection
				续表
地址	代号	默认值	读/写	描述
0x12	СОМ7	0x00	RW	Bit[5]: 输出格式 - CIF selection Bit[4]: 输出格式 - QVGA selection Bit[3]: 输出格式 - QCIF selection Bit[2]: Output format - RGB selection Bit[1]: Reserved Bit[0]: Output format - Raw RGB (COM7[2] must be set high)
表 18-	3		系	系统时钟寄存器
地址	代号	默认值	读/写	描述
0E	COM5	0x01	RW	通用寄存器 5 Bit[7]: 系统时钟源序选择 Bit[6:5]: 保留 Bit[4]: Slam 模式使能 0:主机模式 1: Slam 模式,用于从机模式 Bit[3:0]: 保留
表 18-	4		时序	存信号配置寄存器
0x15	COM10	00	RW	通用控制 10 Bit[7]: 设置引脚定义 1: RESET to SLHS 及 PWDN to SLVS Bit[6]: HREF 变为 HSYNC Bit[5]: PCLK 输出选项 0: PCLK 总是输出 1: HREF 为低时 PCLK 不输出 Bit[4]: PCLK 反转 Bit[3]: HREF 反转 Bit[2]: 保留 Bit[1]: VSYNC 反相 Bit[0]: HSYNC 反相
表 18-	5		通	租用控制寄存器
0x40	COM15	0xC0	RW	通用控制寄存器 115 Bit[7:6]: Data format - output full range enable 0x: Output range: [10] to [F0] 10: Output range: [01] to [FE] 11: Output range: [00] to [FF] Bit[5:4]: RGB 555/565 option (must set COM7[2] high) x0: Normal RGB output 01: RGB 565 11: RGB 555 Bit[3]: Swap R/B in RGB565/RGB555 format




Bit[2:0]: Reserved

18.2 SCCB 总线

18.2.1 SCCB 协议介绍

SCCB 是简化的 I2C 协议,专门为摄像传感器设计的通信总线,其中 SIO_C 是串行时钟输入线,SIO_D 是串行双向数据线,分别相当于 I2C 协议的 SCL 和 SDA,如图 18-2 所示。



SCCB 的总线时序与 I2C 基本相同,它的响应信号 ACK 被称为一个传输单元的第9位,分为 Don't care 和 NA。Don't care 位由从机产生,NA 位由主机产生,由于 SCCB 不支持多字节的读/写,NA 位必须为高电平。另外,SCCB 没有重复起始的概念,因此在 SCCB 的读周期中,当主机发送完片内寄存器地址后,必须发送总线停止条件。不然在发送读命令时,从机将不能产生 Don't care 响应信号。

由于 I2C 和 SCCB 的一些细微差别,所以采用 GPIO 模拟 SCCB 总线的方式。SCL 所连接的引脚始终设为输出方式,而 SDA 所连接的引脚在数据传输过程中,通过设置 IODIR 的值,动态改变引脚的输入/输出方式。SCCB 的写周期直接使用 I2C 总线协议的写周期时序;而 SC-CB 的读周期则增加一个总线停止条件。SCCB 是和 I2C 相同的一个协议。

SIO_C 和 SIO_D 分别为 SCCB 总线的时钟线和数据线。目前,SCCB 总线通信协议只支持 100 kbit/s 或 400 kbit/s 的传输速度,并且支持以下两种地址形式。

- (1) 从设备地址(ID Address, 8 bit),分为读地址和写地址,高7位用于选中芯片,第0位是读/写控制位(R/W),决定是对该芯片进行读或写操作。
- (2) 内部寄存器单元地址(Sub_Address, 8 bit)用于决定对内部的哪个寄存器单元进行操作,通常还支持地址单元连续的多字节顺序读/写操作。SCCB 控制总线功能的实现完全是依靠 SIO_C、SIO_D 两条总线上电平的状态及两者之间的相互配合实现的。SCCB 总线传输的启动和停止条件如图 18-2 所示:采用简单的三相(Phase)写数据的方式,即在写寄存器的过程中先发送 OV7649 的 ID 地址(ID Address),然后发送写数据的目的寄存器地址(Sub_address),最后发送要写入的数据(Write Data)。如果给连续的寄存器写数据,写完一个寄存器后,OV7649 会自动把寄存器地址加 1,程序可继续向下写,而不需要再次输入 ID 地址,从而三相写数据变为了两相写数据,由于本系统只需对有限个不连续寄存器进行配置,如果采用对全部寄存器都加以配置



这一方法的话,会浪费很多时间和资源,所以只对需要更改数据的寄存器进行写数据。 对于每一个需更改的寄存器,都采用三相写数据的方法。

18.2.2 SCCB 的总线编程

为了使读者进一步理解 SCCB 总线,并且掌握其编程方法和了解该协议和 IIC 协议之间的相同点与不同点,因此,笔者在这里将给出 SCCB 的开发编程例子,借此能让读者深刻理解本小节的内容。

这里介绍的代码都是使用 GPIO 口模拟的协议,其完全按照 SCCB 所规定的协议来做,因此读者应该理解其代码的意义。

(1) SCCB 协议起始条件。

```
static void SCCBStart(void)
{
   MAKE_HIGH(SIO_C);
   MAKE_HIGH(SIO_D);
   WAIT_STAB;
   MAKE_LOW(SIO_D);
   WAIT_STAB;
   MAKE_LOW(SIO_C);
   WAIT_STAB;
}
```

(2) SCCB 协议结束条件。

```
static void SCCBEnd(void)
{
   MAKE_LOW(SIO_D);
   WAIT_STAB;
   MAKE_HIGH(SIO_C);
   WAIT_STAB;
   MAKE_HIGH(SIO_D);
   WAIT_STAB;
}
```

(3) 写一个位。

```
static void sccb_write_bit(unsigned char bit)
{
   if (bit)
        MAKE_HIGH(SIO_D);
   else
```



```
MAKE_LOW(SIO_D);

WAIT_STAB;

MAKE_HIGH(SIO_C);

WAIT_CYL;

MAKE_LOW(SIO_C);

WAIT_STAB;
}
```

(4) 读一个位。

```
staticintsccb_read_bit(void)
{
  inttmp = 0;
  MAKE_HIGH(SIO_C);
  WAIT_CYL;
  tmp = BIT_READ(SIO_D);
  MAKE_LOW(SIO_C);
  WAIT_STAB;
  returntmp;
}
```

(5) 写一个字节。

```
static void sccb_writechar(unsigned char data)
{
  inti = 0;
  /* data */
  for (i = 0; i< 8; i++ ) {
    sccb_write_bit(data & 0x80);
    data<<= 1;
  }
  /* 9th bit - Don't care */
  sccb_write_bit(1);
}</pre>
```

(6) 读一个字节。

```
static void sccb_readchar(unsigned char *val)
{
  inti;
```



```
inttmp = 0;

CFG_READ(SIO_D);

for (i = 7; i>= 0; i--)

    tmp |= sccb_read_bit() <<i;

CFG_WRITE(SIO_D);

/* 9th bit - N.A. */

sccb_write_bit(1);

*val = tmp& 0xff;
}</pre>
```

18.3 CAMIF 接口详解

18.3.1 基于 S5PC100 的 CAMIF 接口介绍

1. 简介

现在来看一下 OV9650 是如何接入到 S5PC100 中的,当然,它不能是平白无故地就能和 S5PC100 通信,这里要介绍的就是 CAMIF 接口,如图 18-3 所示,该接口还有另一个名字 FIMC(Fully Interactive Mobile Camera Interface),在 S5PC100 中,它目前的版本是 4.0。这个接口支持 ITU RBT-601/656 标准、AXI 接口、MIPI 接口。最大输入图像尺寸为 8 192 像素×8 192 像素,S5PC100 有 3 个独立的摄像头接口单元,而且每个单元的功能是很强大的。包括时序产生器、DMA 通道、本地通道以及图像处理单元等。






图 18-3 CAMIF接口

2. 特点

CAMIF 的特点如下。

- (1) 支持多种输入模式。
- (2) DMA(AXI 64 位接口)模式。
- (3) MIPI(CSI)模式。
- (4) 支持多种输出模式。
- (5) DMA(AXI 64 位接口)模式。
- (6) 直接本地 FIFO 模式。
- (7) 支持数字式缩放图像尺寸。
- (8) 可编程的视频同步信号极性。
- (9) 支持最大 8 192×8 192 的输入图像像素。
- (10) 镜像翻转及旋转。
- (11) 支持帧捕捉功能。

3. 时钟

S5PC100 的 CAMIF 接口使用了 3 个时钟源,每个时钟源都是可配置的,就是说读者可以通过对寄存器的设置来选择想要的时钟源,如 ACLK、MCLK、ECLK、PCLK都可以作为 CAMIF 的时钟源,下面简单介绍一下 3 个时钟源的特点,如图 18-4 所示。

CAM_MCLK 是 S5PC100 单独提供的一种时钟源,它可以在 clock 模块中找到相应的配置,因此在编程的时候,一定要记得去设置,CAM_MCLK 时钟源进来后首先分频,紧接着就传给 OV9650 光学传感器芯片,该芯片内部有一个内置的分频器,分频后的时钟即为芯片的工作时钟,此时,OV9650 芯片还会返回一个分频后的时钟给CAMIF,该时钟类似于一种反馈信号,通知 CAMIF 什么时候去取数据,以及以什么样的时序去取。




图 18-4 CAMIF 时钟源

而 BUS CLK 和 CORE CLK 时钟源是由 APB 总线接过来的时钟,它也需要单独



去配置。不过这里要注意, CORE_CLK 时钟源的最大频率为 133 MHz, CAM_MCLK 时钟源的最大频率 83 MHz。

18.3.2 S5PC100 CAMIF 寄存器详解

S5PC100 CAMIF 寄存器的描述见表 18-6~表 18-13。

表 18-6

摄像头源格式寄存器(0xEE200000)

域	位	描述	复位值
ITU601_656n	[31]	1 = ITU-R BT.601 8 位模式使能 0 = ITU-R BT.656 8 位模式使能	0
UVOffset	[30]	Cb, Cr 值的偏移控制 1 = Cb=Cb+128, Cr=Cr+128 0 = +0 (normally used)	0
Reserved	[29]	需要置 0	0
SrcHsize_CAM	[28:16]	图像源水平像素个数 (如果 WINO 未使能,则该值为 PreHorRatio 的 4 倍,并且 该值受外接扩展芯片寄存器的影响) SrcHsize_CAM_ext	0
Order422_CA M	[15:14]	摄像头输入 YCbCr 顺序 8 位模式的数据流: 00 = YoCboYıCro 01 = YoCroYıCbo 10 = CboYoCroYı 11 = CroYoCboYı	0
SrcVsize_CAM	[13:0]	图像源垂直像素个数	0

表 18-7

全局控制寄存器 (0xEE200008)

域	位	描述	复位值
SwRst	[31]	摄像头接口软复位	0
CamRst_A	[30]	外接摄像头处理器复位或掉电控制	0
SelCam_ITU	[29]	多个 ITU 摄像头选择 1=ITU 摄像头 A 0=ITU 摄像头 B	1
TestPattern	[28:27]	00 = 普通模式 01 = 色调测试方案 10 = 水平增加测试方案 11 = 垂直增加测试方案	0
InvPolPCLK	[26]	1 = PCLK 极性反转 0= 普通	0
InvPolVSYNC	[25]	1 = VSYNC 极性反转 0 = 普通	0
InvPolHREF	[24]	1 = HREF 极性反转 0 =普通	0
Reserved	[23]	需要置 0	0



InvPolHSYNC	[4]	1 = HSYNC 极性反转 0 = 普通	0
SelCam_CAMIF	[3]	外接摄像头选择 1 = 选择 MIPI 摄像头 0 = 选择 ITU 摄像头	0
InvPolFIELD	[1]	1 = FIELD 极性反转 0 = 普通	0
Cam_Interlace	[0]	外接摄像头扫描方式 1= 交错扫描 0= 步进扫描	0

表 18-8

DMA 输出地址寄存器(0xEE200018)

域	位	描述	复位值
CIOYSA1	[31:0]	输出格式:RGB → RGB 1st frame start address	0



CAMIF 一共有 4 个 RGB 格式的 DMA 输出地址寄存器。

表 18-9

目标格式寄存器(0xEE200048)

	域	位	描述	复位值
In	Rot90	[31]	1 = 输入旋转 90° 0 = 忽略输入旋转	0
0	utFormat	[30:29]	00 = YCbCr 4:2:0 格式 01 = YCbCr 4:2:2 格式 10 = YCbCr 4:2:2 格式 11 = RGB 格式	0
Та	argetHsize	[28:16]	目标图像的水平像素值	0

续表

域	位	描述	复位值
OutFlipMd	[15:14]	DMA 输出图像旋转及镜像处理 00 = 普通 01 = X 轴镜像 10 = Y 轴镜像 11 = 180°旋转	0
OutRot90	[13]	1 = 输出旋转 90° 0 = 忽略输出旋转	0
TargetVsize	[12:0]	目标图像垂直像素值	0

表 18-10

预裁剪控制寄存器 1 (0xEE200050)

域	位	描述	复位值
SHfactor	[31:28]	预裁剪偏移因子	0
Reserved	[27:23]	保留	0
PreHorRatio	[22:16]	水平比例	0



Reserved	[15:7]	保留	0
PreVerRatio	[6:0]	垂直比例	0

表 18-11

预裁剪控制寄存器 2 (0xEE200054)

域	位	描述	复位值
Reserved	[31:30]	保留	0
PreDstWidth	[29:16]	目标图像宽度	0
Reserved	[15:14]	保留	0
PreDstHeight	[13:0]	目标图像高度	0

表 18-12

主裁剪控制寄存器(0xEE200058)

域	位	描述	复位值
ScalerBypass	[31]	不采取裁剪模式: 在该模式下,ImgCptEn_SC 应当置 0, 但 ImgCptEn 应当 置 1	0
ScaleUp_H	[30]	水平比例放大/缩小 1:放大 0:缩小	0
ScaleUp_V	[29]	垂直比例放大/缩小 1:放大 0:缩小	0
MainHorRatio	[24:16]	水平裁剪比例	0
ScalerStart	[15]	裁剪使能位 1 = 裁剪开始 0 = 停止	0

续表

				· •
域	位	描	述	复位值
InRGB_FMT	[14:13]	输入 RGB 格式: 00 = RGB5:6:5 01 = RGB6:6:6 10 = RGB8:8:8 11 = 保留		0
OutRGB_FMT	[12:11]	输出 RGB 格式: 00 = RGB5:6:5 01 = RGB6:6:6 10 = RGB8:8:8 11 = 保留		0
MainVerRatio	[8:0]	垂直裁剪比例		0

表 18-13

图像捕捉使能寄存器(0xEE2000C0)

域	位	描述	复位值
ImgCptEn	[31]	摄像头全局捕捉使能位	0
ImgCptEn_Sc	[30]	裁剪使能	0
Reserved	[29:26]	保留	0
Cpt_FrEn	[25]	捕捉帧控制	0



		1= 使能 0= 禁止	
Reserved	[24]	保留	0
Cpt_FrPtr	[23:19]	捕捉队列回转位置	0
Cpt_ FrCnt	[17:10]	想要捕捉的帧数量	0
Reserved	[9:0]	保留	0

18.3.3 CAMIF 应用示例

通过前文对包括 OV9650 芯片的介绍,以及如何通过 SCCB 对 OV9650 芯片的配置,再到 S5PC100 下 CAMIF 寄存器的详解,现在将通过一些实际操作代码来向读者展示如何实际操作 CAMIF,使其能驱动摄像头传感器,获得图像数据并显示到 LCD 上。

1. 操作流程

操作流程如图 18-5 所示。

2. 关键代码的实现

(1) CAMIF 复位及摄像头传感器芯片复位。

```
/*CAMIF 控制器复位*/
void CramIfreset()
 unsigned int cfg=0;
 cfg = readl(CISRCFMT);
 cfg |=(1<<31);
 writel(cfg,CISRCFMT);
 /* 软件复位*/
 cfg = readl(CIGCTRL0);
 cfg |= (1 << 31);
 writel(cfg, CIGCTRL0);
 mdelay(1000);
 cfg = readl(CIGCTRL0);
 cfg &= \sim (1 << 31);
 writel(cfg, CIGCTRL0);
/*传感器软件复位*/
void SensorSftReset()
 unsigned int cfg=0;
 cfg |= (1 << 30);
 writel(cfg,CIGCTRL0);
 mdelay(1000);
```




图 18-5 CAMIF 驱动流程



```
cfg =0;
cfg &= ~(1<<30);
writel(cfg,CIGCTRL0);
}</pre>
```

(2) 设置摄像头数据源格式。

```
static void SetCrmSrcFmt(struct CRAMIF *cram)
{
    unsigned long cfg =0;
    cfg|=(cram->srcHsize<<16)|(cram->srcVsize<<0)|(1<<31);
    writel(cfg,S5PCRMOFF(0x0));
    /*清除管道的溢出标志*/
    cfg = 0;
    cfg |= (1<<15)|(1<<14)|(1<<30)|(1<<29);
    writel(cfg,S5PCRMOFF(0x4));
    /*设置时序引脚的极性*/
    cfg = 0;

cfg|=(1<<29)|(1<<7)|(cram->invPolPclk<<26)|(cram->invPolVsync<<25)|(cram->invPolField<<1);
    writel(cfg,S5PCRMOFF(0x8));
    /*窗口的垂直以及水平偏移寄存器*/
    writel(0,S5PCRMOFF(0x14));
}
```

(3) 配置 CAMIF 及设置数据源的尺寸。

```
static void SetCrmSize(struct CRAMIF *cram)
{
  unsigned long cfg =0;
  unsigned int SrcWidth = cram->srcHsize;
  unsigned int SrcHeight = cram->srcVsize;
  unsigned int PrDstWidth = cram->tgtHsize;
  unsigned int PrDstHeight = cram->tgtVsize;
  unsigned int H_Shift;
  unsigned int V_Shift;
  unsigned int PrHorRatio;
  unsigned int PrVerRatio;
  unsigned int MainHorRatio;
  unsigned int MainHorRatio;
  unsigned int MainVerRatio;
  /*下面所使用的函数来自于S5PC100用户参考手册,看后面第6个模块*/
  CalculatePrescalerRatioShift(SrcWidth, PrDstWidth, &PrHorRatio,
```



```
&H Shift);
     CalculatePrescalerRatioShift(SrcHeight, PrDstHeight, &PrVerRatio,
&V Shift);
     MainHorRatio=(SrcWidth<<8)/(PrDstWidth<<H Shift);
     MainVerRatio=(SrcHeight<<8)/(PrDstHeight<<V Shift);</pre>
     cfg |=(3<<29)|(PrDstWidth<<16)|(PrDstHeight<<0);
     writel(cfg, S5PCRMOFF(0x48));
    cfg = 0;
cfg|=((10-(H Shift+V Shift))<<28)|(PrHorRatio<<16)|(PrVerRatio<<0);
     writel(cfg,S5PCRMOFF(0x50));
     cfg = 0;
     cfg |= (PrDstWidth<<16) | (PrDstHeight<<0);
     writel(cfg,S5PCRMOFF(0x54));
     cfg = 0;
     cfg |= (MainHorRatio<<16) | (MainVerRatio<<0);</pre>
     writel(cfg,S5PCRMOFF(0x58));
     writel(PrDstWidth*PrDstHeight,S5PCRMOFF(0x5c));
     cfg = 0;
     cfg |= (PrDstWidth<<16) | (PrDstHeight<<0);
     writel(cfg,S5PCRMOFF(0x184));
```

(4) 开启数据捕捉。

```
void StartToCapture()
{
    unsigned long cfg;
    cfg =readl(S5PCRMOFF(0xC0));
    cfg |= (1<<31)|(1<<30);
    writel(cfg,S5PCRMOFF(0xc0));

    // 开启数据的捕捉

    cfg =readl(S5PCRMOFF(0x58));
    cfg |= (1<<15);
    writel(cfg,S5PCRMOFF(0x58));
    // 配置完成,开始正常工作
}
```

(5) 配置公式(参考S5PC100用户参考手册)。

```
void CalculatePrescalerRatioShift(unsigned int SrcSize, unsigned int
DstSize, unsigned int *ratio,unsigned int *shift)
{
```



```
if(SrcSize>=64*DstSize) {
              printf("ERROR: out of the prescaler range: SrcSize/DstSize
%d(< 64)\n",SrcSize/DstSize);</pre>
              while(1);
         else if(SrcSize>=32*DstSize) {
              *ratio=32;
              *shift=5;
         else if(SrcSize>=16*DstSize) {
              *ratio=16;
              *shift=4;
         else if(SrcSize>=8*DstSize) {
              *ratio=8;
              *shift=3;
         else if(SrcSize>=4*DstSize) {
              *ratio=4;
              *shift=2;
         else if(SrcSize>=2*DstSize) {
              *ratio=2;
              *shift=1;
         else {
              *ratio=1;
              *shift=0;
```

3. 实验步骤与测试结果如下。

- (1) 将摄像头模块插入开发板后,上电。
- (2)编译生成的.elf 文件,硬件接线。并连接好 FS_JTAG 仿真器套件。将程序编译后获得.elf 文件,将该文件通过仿真器下载并运行在目标板上。
 - (3) 观察 LCD 显示屏,这时候会将 CAMERA 采集到的数据显示在 LCD 上。



小结

本章主要介绍了基于 S5PC100 的 CAMIF 控制器,以及 OV9650 芯片、SCCB 的操作方式。还介绍了通常摄像头开发的一般方法,希望借此能让读者掌握至少一种摄像头传感芯片的开发方法。

思考与练习

- 1. CAMIF 外部接口信号有哪些?
- 2. 简述上题中列出的信号作用。
- 3. 编程实现在 LCD 上显示摄像头采集到的数据。

